

ADJ-602-223C

日立シングルチップマイクロコンピュータ

H8/3664 シリーズ ハードウェアマニュアル

H8/3664N	HD64N3664
H8/3664F	HD64F3664
H8/3664	HD6433664
H8/3663	HD6433663
H8/3662	HD6433662
H8/3661	HD6433661
H8/3660	HD6433660

H8/3664 シリーズ ハードウェアマニュアル

発行年月日

2000年2月 第1版

2002年3月 第4版

発行

株式会社 日立製作所

半導体グループビジネス企画本部

編集

株式会社 日立小平セミコン

技術ドキュメントグループ

©株式会社 日立製作所 2000

ご注意

- 1 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合、または国外に持ち出す場合は日本国政府の許可が必要です。
- 2 本書に記載された情報の使用に際して、弊社もしくは第三者の特許権、著作権、商標権、その他の知的所有権等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した事により第三者の知的所有権等の権利に関わる問題が生じた場合、弊社はその責を負いませんので予めご了承ください。
- 3 製品及び製品仕様は予告無く変更する場合がありますので、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格または仕様書をお求めになりご確認ください。
- 4 弊社は品質・信頼性の向上に努めておりますが、宇宙、航空、原子力、燃焼制御、運輸、交通、各種安全装置、ライフサポート関連の医療機器等のように、特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は、事前に弊社営業担当迄ご相談をお願い致します。
- 5 設計に際しては、特に最大定格、動作電源電圧範囲、放熱特性、実装条件及びその他諸条件につきましては、弊社保証範囲内でご使用いただきますようお願い致します。保証値を越えてご使用された場合の故障及び事故につきましては、弊社はその責を負いません。また保証値内のご使用であっても半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊社製品の動作が原因でご使用機器が人身事故、火災事故、その他の拡大損害を生じないようにフェールセーフ等のシステム上の対策を講じて頂きますようお願い致します。
- 6 本製品は耐放射線設計をしておりません。
- 7 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
- 8 本書をはじめ弊社半導体についてのお問い合わせ、ご相談は弊社営業担当迄お願い致します。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は、製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセスしないようにしてください。

本書の構成

本書は、以下の構成で制作しています。

1. 製品に関する一般的注意事項
2. 本書の構成
3. はじめに
4. 目次
5. 概要
6. 各機能モジュールの説明
 - ・ CPU およびシステム制御系
 - ・ 内蔵周辺モジュール

各モジュールの機能説明の構成は、モジュール毎に異なりますが、一般的には、特長、入出力端子、レジスタの説明、動作説明、使用上の注意事項、等の節で構成されています。

本 LSI を用いた応用システムを設計する際、注意事項を十分確認の上設計してください。各章の本文中には説明に対する注意事項と、各章の最後には使用上の注意事項があります。必ずお読みください。(使用上の注意事項は必要により記載されます。)

7. レジスター一覧
8. 電気的特性
9. 付録
10. 本版で修正または追加された主な箇所 (改訂版のみ適用)

改訂来歴は、前版の記載内容について訂正・追加された主な箇所についてまとめたものです。改訂内容の全てについて記載したものではありませんので、詳細については、本書の本文上でご確認ください。

11. 索引

はじめに

H8/3664 シリーズは、日立オリジナルの高速 H8/300H CPU をコアにして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータです。H8/300H CPU は、H8/300 CPU と互換性のある命令体系を備えています。

対象者 このマニュアルは、H8/3664 シリーズを用いた応用システムを設計するユーザーを対象としています。このマニュアルを使用される読者には、電気回路、論理回路、およびマイクロコンピュータに関する基本的な知識を必要とします。

目的 このマニュアルは、H8/3664 シリーズのハードウェア機能と電気的特性をユーザーに理解していただくことを目的としています。なお、実行命令の詳細については、「H8/300H シリーズ プログラミングマニュアル」に記載しておりますので、あわせてご覧ください。

読み方

- 機能全体を理解しようとするとき。

目次にしたがって読んでください。

本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。

- CPU機能の詳細を理解したいとき。

別冊の「H8/300Hシリーズ プログラミングマニュアル」を参照してください。

- レジスタ名がわかっていて、詳細機能を知りたいとき。

本書の後ろに、「索引」があります。索引からページ番号を検索してください。

「第19章 レジスタ一覧」にアドレス、ビット内容、初期化についてまとめています。

凡例 ビット表記順 : 左側が上位ビット、右側が下位ビットの順に表記しています。

ご注意

オンチップエミュレータ (E10T) を使用してH8/3664のプログラム開発、デバッグを行う場合、以下の制限事項がありますのでご注意ください。

- $\overline{\text{NMI}}$ 端子はE10Tで占有するため使用できません。
- P85、P86、P87端子も使用できません。使用する場合はユーザ基板上に追加ハードウェアが必要となります。
- アドレスH'7000 ~ H'7FFF領域はE10Tで使用するためユーザはこの領域は使用できません。
- アドレスH'FB780 ~ H'FB7F領域は絶対にアクセスしないでください。

5. E10Tを使用する場合、アドレスブレークをE10Tが使用するか、ユーザに開放するか設定可能になっています。E10Tがアドレスブレークを使用する場合、ユーザはアドレスブレークの制御レジスタをアクセスしないでください。
6. E10T使用時、 $\overline{\text{NMI}}$ 端子は入出力（出力時はオープンドレイン）、P85端子およびP87端子は入力、P86端子は出力になります。

関連資料一覧 ウェブ・サイトに最新資料を掲載しています。ご入手の資料が最新版であることを確認してください。

(<http://www.hitachisemiconductor.com/jp/>)

- H8/3664シリーズに関するユーザーズマニュアル

資料名	資料番号
H8/3664 シリーズ ハードウェアマニュアル	本マニュアル
H8/300H シリーズ プログラミングマニュアル	ADJ - 602 - 071

- 開発ツール関連ユーザーズマニュアル

資料名	資料番号
H8S、H8/300 シリーズ C/C++コンパイラ、アセンブラ、最適化リンケージエディタ ユーザーズマニュアル	ADJ - 702 - 303
H8S、H8/300 シリーズ シミュレータ・デバッガ (Windows 版) ユーザーズマニュアル	ADJ - 702 - 163
H8S、H8/300 シリーズ シミュレータ・デバッガ (UNIX 版) ユーザーズマニュアル	ADJ - 702 - 109
H8S、H8/300 シリーズ Hitachi Embedded Workshop、 Hitachi Debugging Interface チュートリアル	ADJ - 702 - 307
Hitachi Embedded Workshop ユーザーズマニュアル	ADJ - 702 - 275

- アプリケーションノート

資料名	資料番号
H8S、H8/300 シリーズ C/C++コンパイラ アプリケーションノート	ADJ - 502 - 051
単一電源版 F-ZTAT マイコンオンボード書き込み	ADJ - 502 - 069A

目次

1. 概要	1-1
1.1 特長	1-1
1.2 内部ブロック図	1-2
1.3 ピン配置図	1-4
1.4 端子機能	1-8
2. CPU	2-1
2.1 アドレス空間とメモリマップ	2-2
2.2 レジスタ構成	2-5
2.2.1 汎用レジスタ	2-5
2.2.2 プログラムカウンタ (PC)	2-6
2.2.3 コンディションコードレジスタ (CCR)	2-7
2.3 データ形式	2-8
2.3.1 汎用レジスタのデータ形式	2-8
2.3.2 メモリ上のデータ形式	2-9
2.4 命令セット	2-11
2.4.1 命令の機能別一覧	2-11
2.4.2 命令の基本フォーマット	2-19
2.5 アドレッシングモードと実効アドレス	2-20
2.5.1 アドレッシングモード	2-20
2.5.2 実効アドレスの計算方法	2-22
2.6 基本バスサイクル	2-25
2.6.1 内蔵メモリ (RAM、ROM)	2-25
2.6.2 内蔵周辺モジュール	2-26
2.7 CPUの状態	2-27
2.8 使用上の注意事項	2-28
2.8.1 空きエリアへのデータアクセス	2-28
2.8.2 EEPMOV 命令	2-28
2.8.3 ビット操作命令	2-29
3. 例外処理	3-1
3.1 例外処理要因とベクタアドレス	3-1
3.2 レジスタの説明	3-3
3.2.1 割り込みエッジセレクトレジスタ 1 (IEGR1)	3-3

3.2.2	割り込みエッジセレクトレジスタ 2 (IEGR2)	3-4
3.2.3	割り込みイネーブルレジスタ 1 (IENR1)	3-5
3.2.4	割り込みフラグレジスタ 1 (IRR1)	3-6
3.2.5	ウェイクアップ割り込みフラグレジスタ (IWPR)	3-7
3.3	リセット例外処理	3-8
3.4	割り込み例外処理	3-8
3.4.1	外部割り込み要求	3-8
3.4.2	内部割り込み要求	3-10
3.4.3	割り込み処理シーケンス	3-10
3.4.4	割り込み応答時間	3-11
3.5	使用上の注意事項	3-13
3.5.1	リセット直後の割り込み要求	3-13
3.5.2	スタック領域のアクセス	3-13
3.5.3	ポートモードレジスタを書き換える際の注意事項	3-13
4.	アドレスブレイク	4-1
4.1	レジスタの説明	4-2
4.1.1	アドレスブレイクコントロールレジスタ (ABRKCR)	4-2
4.1.2	アドレスブレイクステータスレジスタ (ABRKSR)	4-3
4.1.3	ブレイクアドレスレジスタ (BARH、BARL)	4-3
4.1.4	ブレイクデータレジスタ (BDRH、BDRL)	4-3
4.2	動作説明	4-4
4.3	使用上の注意事項	4-5
5.	クロック発振器	5-1
5.1	システムクロック発振器	5-2
5.1.1	水晶発振子を接続する方法	5-2
5.1.2	セラミック発振子を接続する方法	5-3
5.1.3	外部クロックを入力する方法	5-3
5.2	サブクロック発振器	5-4
5.2.1	32.768kHz 水晶発振子を接続する方法	5-4
5.2.2	サブクロックを使用しない場合の端子処理	5-5
5.3	プリスケーラ	5-5
5.3.1	プリスケーラ S	5-5
5.3.2	プリスケーラ W	5-5
5.4	使用上の注意事項	5-6
5.4.1	発振子に関する注意事項	5-6
5.4.2	ボード設計上の注意事項	5-6

6.	低消費電力モード	6-1
6.1	レジスタの説明	6-2
6.1.1	システムコントロールレジスタ 1 (SYSCR1)	6-2
6.1.2	システムコントロールレジスタ 2 (SYSCR2)	6-3
6.1.3	モジュールスタンバイコントロールレジスタ 1 (MSTCR1)	6-4
6.2	モード間遷移とLSIの状態	6-4
6.2.1	スリープモード	6-7
6.2.2	スタンバイモード	6-7
6.2.3	サブスリープモード	6-7
6.2.4	サブアクティブモード	6-8
6.3	アクティブモードの動作周波数	6-8
6.4	直接遷移	6-8
6.4.1	アクティブモードからサブアクティブモードへの直接遷移時間	6-8
6.4.2	サブアクティブモードからアクティブモードへの直接遷移時間	6-9
6.5	モジュールスタンバイ機能	6-9
6.6	使用上の注意事項	6-9
7.	ROM	7-1
7.1	ブロック構成	7-2
7.2	レジスタの説明	7-3
7.2.1	フラッシュメモリコントロールレジスタ 1 (FLMCR1)	7-3
7.2.2	フラッシュメモリコントロールレジスタ 2 (FLMCR2)	7-4
7.2.3	ブロック指定レジスタ 1 (EBR1)	7-4
7.2.4	フラッシュメモリパワーコントロールレジスタ (FLPWCR)	7-4
7.2.5	フラッシュメモリイネーブルレジスタ (FENR)	7-5
7.3	オンボードプログラミング	7-5
7.3.1	ブートモード	7-6
7.3.2	ユーザモードでの書き込み / 消去	7-8
7.4	書き込み / 消去プログラム	7-9
7.4.1	プログラム / プログラムベリファイ	7-9
7.4.2	イレース / イレースベリファイ	7-12
7.4.3	フラッシュメモリの書き込み / 消去時の割り込み	7-12
7.5	書き込み / 消去プロテクト	7-14
7.5.1	ハードウェアプロテクト	7-14
7.5.2	ソフトウェアプロテクト	7-14
7.5.3	エラープロテクト	7-14
7.6	ライターモード	7-15
7.7	フラッシュメモリの低消費電力動作	7-15

8.	RAM.....	8-1
9.	I/Oポート.....	9-1
9.1	ポート1.....	9-2
9.1.1	ポートモードレジスタ1 (PMR1).....	9-2
9.1.2	ポートコントロールレジスタ1 (PCR1).....	9-3
9.1.3	ポートデータレジスタ1 (PDR1).....	9-3
9.1.4	ポートプルアップコントロールレジスタ1 (PUCR1).....	9-4
9.1.5	端子機能.....	9-4
9.2	ポート2.....	9-6
9.2.1	ポートコントロールレジスタ2 (PCR2).....	9-6
9.2.2	ポートデータレジスタ2 (PDR2).....	9-7
9.2.3	端子機能.....	9-7
9.3	ポート5.....	9-9
9.3.1	ポートモードレジスタ5 (PMR5).....	9-9
9.3.2	ポートコントロールレジスタ5 (PCR5).....	9-10
9.3.3	ポートデータレジスタ5 (PDR5).....	9-10
9.3.4	ポートプルアップコントロールレジスタ5 (PUCR5).....	9-11
9.3.5	端子機能.....	9-11
9.4	ポート7.....	9-14
9.4.1	ポートコントロールレジスタ7 (PCR7).....	9-14
9.4.2	ポートデータレジスタ7 (PDR7).....	9-15
9.4.3	端子機能.....	9-15
9.5	ポート8.....	9-16
9.5.1	ポートコントロールレジスタ8 (PCR8).....	9-16
9.5.2	ポートデータレジスタ8 (PDR8).....	9-17
9.5.3	端子機能.....	9-17
9.6	ポートB.....	9-20
9.6.1	ポートデータレジスタB (PDRB).....	9-20
10.	タイマA.....	10-1
10.1	特長.....	10-1
10.2	入出力端子.....	10-2
10.3	レジスタの説明.....	10-2
10.3.1	タイマモードレジスタA (TMA).....	10-3
10.3.2	タイマカウンタA (TCA).....	10-4
10.4	動作説明.....	10-4
10.4.1	インターバル動作.....	10-4
10.4.2	時計用タイムベース動作.....	10-4
10.4.3	クロック出力.....	10-4

10.5	使用上の注意事項.....	10-4
11.	タイマ V.....	11-1
11.1	特長.....	11-1
11.2	入出力端子.....	11-3
11.3	レジスタの説明.....	11-3
11.3.1	タイマカウンタ V (TCNTV).....	11-3
11.3.2	タイムコンスタントレジスタ A、B (TCORA、TCORB).....	11-3
11.3.3	タイマコントロールレジスタ V0 (TCRV0).....	11-4
11.3.4	タイマコントロール/ステータスレジスタ V (TCSR V).....	11-5
11.3.5	タイマコントロールレジスタ V1 (TCRV1).....	11-6
11.4	動作説明.....	11-6
11.4.1	タイマ V の動作.....	11-6
11.5	タイマ V の使用例.....	11-10
11.5.1	任意のデューティパルス出力.....	11-10
11.5.2	TRGV 入力から任意の遅延時間と任意のパルス幅のパルス出力.....	11-11
11.1	使用上の注意事項.....	11-12
12.	タイマ W.....	12-1
12.1	特長.....	12-1
12.2	入出力端子.....	12-4
12.3	レジスタの説明.....	12-4
12.3.1	タイマモードレジスタ W (TMRW).....	12-5
12.3.2	タイマコントロールレジスタ W (TCRW).....	12-6
12.3.3	タイマインタラプトイネーブルレジスタ W (TIERW).....	12-7
12.3.4	タイマステータスレジスタ W (TSRW).....	12-7
12.3.5	タイマ I/O コントロールレジスタ 0 (TIOR0).....	12-9
12.3.6	タイマ I/O コントロールレジスタ 1 (TIOR1).....	12-10
12.3.7	タイマカウンタ (TCNT).....	12-11
12.3.8	ジェネラルレジスタ A、B、C、D (GRA、GRB、GRC、GRD).....	12-11
12.4	動作説明.....	12-12
12.4.1	通常動作.....	12-12
12.4.2	PWM 動作.....	12-15
12.5	動作タイミング.....	12-20
12.5.1	TCNT のカウントタイミング.....	12-20
12.5.2	アウトプットコンペア出力タイミング.....	12-21
12.5.3	インプットキャプチャタイミング.....	12-21
12.5.4	コンペアマッチによるカウンタクリアタイミング.....	12-22
12.5.5	バッファ動作タイミング.....	12-23
12.5.6	コンペアマッチ時の IMFA ~ IMFD フラグのセットタイミング.....	12-24

12.5.7	インプットキャプチャ時のフラグセットタイミング	12-24
12.5.8	ステータスフラグのクリアタイミング	12-25
12.6	使用上の注意事項	12-26
13.	ウォッチドッグタイマ	13-1
13.1	特長	13-1
13.2	レジスタの説明	13-1
13.2.1	タイマコントロール/ステータスレジスタ WD (TCSRWD)	13-2
13.2.2	タイマカウンタ WD (TCWD)	13-3
13.2.3	タイマモードレジスタ WD (TMWD)	13-3
13.3	動作説明	13-4
14.	シリアルコミュニケーションインタフェース 3 (SCI3)	14-1
14.1	特長	14-1
14.2	入出力端子	14-2
14.3	レジスタの説明	14-3
14.3.1	レシーブシフトレジスタ (RSR)	14-3
14.3.2	レシーブデータレジスタ (RDR)	14-3
14.3.3	トランスミットシフトレジスタ (TSR)	14-3
14.3.4	トランスミットデータレジスタ (TDR)	14-3
14.3.5	シリアルモードレジスタ (SMR)	14-4
14.3.6	シリアルコントロールレジスタ 3 (SCR3)	14-5
14.3.7	シリアルステータスレジスタ (SSR)	14-6
14.3.8	ビットレートレジスタ (BRR)	14-7
14.4	調歩同期式モードの動作説明	14-12
14.4.1	クロック	14-12
14.4.2	SCI3 の初期化	14-13
14.4.3	データ送信	14-14
14.4.4	データ受信	14-16
14.5	クロック同期式モードの動作説明	14-19
14.5.1	クロック	14-19
14.5.2	SCI3 の初期化	14-19
14.5.3	データ送信	14-20
14.5.4	データ受信	14-22
14.5.5	データ送受信同時動作	14-24
14.6	マルチプロセッサ通信機能	14-25
14.6.1	マルチプロセッサデータ送信	14-26
14.6.2	マルチプロセッサデータ受信	14-27
14.7	割り込み要求	14-29
14.8	使用上の注意事項	14-30

14.8.1	ブレークの検出と処理について	14-30
14.8.2	マーク状態とブレークの送出	14-30
14.8.3	受信エラーフラグと送信動作について (クロック同期式モードのみ)	14-30
14.8.4	調歩同期式モードの受信データサンプリングタイミングと受信マージン	14-30
15.	I ² C バスインタフェース (IIC)	15-1
15.1	特長	15-1
15.2	入出力端子	15-3
15.3	レジスタの説明	15-3
15.3.1	I ² C パスデータレジスタ (ICDR)	15-4
15.3.2	スレーブアドレスレジスタ (SAR)	15-5
15.3.3	第2スレーブアドレスレジスタ (SARX)	15-5
15.3.4	I ² C パスモードレジスタ (ICMR)	15-6
15.3.5	I ² C バスコントロールレジスタ (ICCR)	15-8
15.3.6	I ² C バスステータスレジスタ (ICSR)	15-10
15.3.7	タイマシリアルコントロールレジスタ (TSCR)	15-12
15.4	動作説明	15-13
15.4.1	I ² C バスフォーマット	15-13
15.4.2	マスタ送信動作	15-14
15.4.3	マスタ受信動作	15-16
15.4.4	スレーブ受信動作	15-19
15.4.5	スレーブ送信動作	15-21
15.4.6	クロック同期式シリアルフォーマット	15-22
15.4.7	IRIC セットタイミングと SCL 制御	15-23
15.4.8	ノイズ除去回路	15-24
15.4.9	使用例	15-25
15.5	使用上の注意事項	15-28
16.	A/D 変換器	16-1
16.1	特長	16-1
16.2	入出力端子	16-3
16.3	レジスタの説明	16-3
16.3.1	A/D データレジスタ A ~ D (ADDRA ~ D)	16-3
16.3.2	A/D コントロール/ステータスレジスタ (ADCSR)	16-4
16.3.3	A/D コントロールレジスタ (ADCR)	16-5
16.4	動作説明	16-6
16.4.1	単一モード	16-6
16.4.2	スキャンモード	16-6
16.4.3	入力サンプリングと A/D 変換時間	16-6
16.4.4	外部トリガ入力タイミング	16-7

16.5	A/D変換精度の定義	16-8
16.6	使用上の注意事項	16-10
16.6.1	許容信号源インピーダンスについて	16-10
16.6.2	絶対精度への影響について	16-10
17.	EEPROM	17-1
17.1	特長	17-1
17.2	入出力端子	17-2
17.3	レジスタの説明	17-3
17.3.1	EEPROM キーレジスタ (EKR)	17-3
17.4	動作説明	17-3
17.4.1	EEPROM インタフェース	17-3
17.4.2	パスフォーマットとタイミング	17-3
17.4.3	開始条件	17-4
17.4.4	停止条件	17-4
17.4.5	アクノリッジ	17-4
17.4.6	スレーブアドレス	17-4
17.4.7	ライト動作	17-5
17.4.8	アクノリッジポーリング	17-6
17.4.9	リード動作	17-7
17.5	使用上の注意事項	17-9
17.5.1	電源 ON/OFF 時のデータ保護	17-9
17.5.2	書き換え回数	17-9
17.5.3	ノイズキャンセル時間	17-9
18.	電源回路	18-1
18.1	内部電源降圧回路を使用する場合	18-1
18.2	内部電源降圧回路を使用しない場合	18-1
19.	レジスタ一覧	19-1
19.1	レジスタアドレス一覧 (アドレス順)	19-2
19.2	レジスタビット一覧	19-5
19.3	各動作モードにおけるレジスタの状態	19-8
20.	電気的特性	20-1
20.1	絶対最大定格	20-1
20.2	電気的特性 (F-ZTAT™版、EEPROM搭載F-ZTAT™版)	20-2
20.2.1	電源電圧と動作範囲	20-2
20.2.2	DC 特性	20-4
20.2.3	AC 特性	20-11

20.2.4	A/D 変換特性.....	20-15
20.2.5	ウォッチドッグタイマ特性.....	20-16
20.2.6	フラッシュメモリ特性.....	20-17
20.2.7	EEPROM 特性【暫定仕様】.....	20-18
20.3	電気的特性（マスクROM版）.....	20-19
20.3.1	電源電圧と動作範囲.....	20-19
20.3.2	DC 特性.....	20-21
20.3.3	AC 特性.....	20-28
20.3.4	A/D 変換特性.....	20-32
20.3.5	ウォッチドッグタイマ特性.....	20-33
20.4	タイミング図.....	20-33
20.5	出力負荷条件.....	20-36

付録

A.	命令.....	付録-1
A.1	命令一覧.....	付録-1
A.2	オペレーションコードマップ.....	付録-16
A.3	命令実行ステート数.....	付録-19
A.4	命令とアドレッシングモードの組み合わせ.....	付録-28
B.	I/O ポート.....	付録-29
B.1	I/Oポートブロック図.....	付録-29
B.2	各処理状態におけるポートの状態.....	付録-38
C.	型名一覧.....	付録-39
D.	外形寸法図.....	付録-40
E.	積層構造断面図.....	付録-45
	本版で修正または追加された箇所.....	改-1
	索引.....	索引-1

図目次

1. 概要	
図1.1 F-ZTAT™版、マスクROM版 H8/3664内部ブロック図	1-2
図1.2 EEPROM搭載F-ZTAT™版 H8/3664N内部ブロック図	1-3
図1.3 F-ZTAT™版 / マスクROM版 H8/3664ピン配置図 (FP-64E、FP-64A)	1-4
図1.4 F-ZTAT™版 / マスクROM版 H8/3664ピン配置図 (FP-48F、FP-48B)	1-5
図1.5 F-ZTAT™版 / マスクROM版 H8/3664ピン配置図 (DP-42S)	1-6
図1.6 EEPROM搭載F-ZTAT™版 H8/3664Nピン配置図 (FP-64E)	1-7
2. CPU	
図2.1 メモリマップ (1)	2-2
図2.1 メモリマップ (2)	2-3
図2.1 メモリマップ (3)	2-4
図2.2 CPU内部レジスタ構成	2-5
図2.3 汎用レジスタの使用方法	2-6
図2.4 スタックポインタとスタック領域の関係	2-6
図2.5 汎用レジスタのデータ形式 (1)	2-8
図2.5 汎用レジスタのデータ形式 (2)	2-9
図2.6 メモリ上でのデータ形式	2-10
図2.7 命令フォーマット	2-19
図2.8 メモリ間接による分岐アドレスの指定	2-22
図2.9 内蔵メモリアクセスサイクル	2-25
図2.10 内蔵周辺モジュールアクセスサイクル (3ステートアクセスの場合)	2-26
図2.11 CPUの状態の分類	2-27
図2.12 状態遷移図	2-28
図2.13 同一アドレスに割付けられた2つのレジスタを持つタイマの構成例	2-29
3. 例外処理	
図3.1 リセット例外処理シーケンス	3-9
図3.2 割り込み例外処理終了後のスタック状態	3-11
図3.3 割り込み要求シーケンス	3-12
図3.4 ポートモードレジスタ操作と割り込み要求フラグのクリア手順	3-14
4. アドレスブレーク	
図4.1 アドレスブレークブロック図	4-1
図4.2 アドレスブレーク割り込み動作例 (1)	4-4
図4.2 アドレスブレーク割り込み動作例 (2)	4-5
図4.3 分岐命令で条件不成立だった場合の動作	4-5
図4.4 アドレスブレーク設定命令で他の割り込みを受け付けた場合の動作	4-6
5. クロック発振器	
図5.1 クロック発生回路のブロック図	5-1
図5.2 システムクロック発振器のブロック図	5-2
図5.3 水晶発振子の接続例	5-2
図5.4 水晶発振子の等価回路	5-2

図5.5	セラミック発振子の接続例	5-3
図5.6	外部クロックを入力する場合の接続例	5-3
図5.7	サブクロック発振器ブロック図	5-4
図5.8	32.768kHz水晶発振子の接続例	5-4
図5.9	32.768kHz水晶発振子の等価回路	5-4
図5.10	サブクロックを必要としない場合の端子処理	5-5
図5.11	発振回路のボード設計に関する注意事項	5-6
6.	低消費電力モード	
図6.1	モード遷移図	6-5
7.	ROM	
図7.1	フラッシュメモリのブロック構成	7-2
図7.2	ユーザモードにおける書き込み/消去例	7-8
図7.3	プログラム/プログラムベリファイフロー	7-10
図7.4	イレース/イレースベリファイフロー	7-13
9.	I/Oポート	
図9.1	ポート1の端子構成	9-2
図9.2	ポート2の端子構成	9-6
図9.3	ポート5の端子構成	9-9
図9.4	ポート7の端子構成	9-14
図9.5	ポート8の端子構成	9-16
図9.6	ポートBの端子構成	9-20
10.	タイマ A	
図10.1	タイマAブロック図	10-2
11.	タイマ V	
図11.1	タイマVのブロック図	11-2
図11.2	内部クロック動作時のカウントタイミング	11-7
図11.3	外部クロック動作時のカウントタイミング	11-7
図11.4	OVFのセットタイミング	11-8
図11.5	CMFAとCMFBのセットタイミング	11-8
図11.6	TMOV出力タイミング	11-8
図11.7	コンペアマッチによるクリアタイミング	11-9
図11.8	TMRIV入力によるクリアタイミング	11-9
図11.9	パルス出力例	11-10
図11.10	TRGV入力に同期したパルス出力例	11-11
図11.11	TCNTVのライトとクリアの競合	11-12
図11.12	TCORAへのライトとコンペアマッチの競合	11-13
図11.13	内部クロックの切り替えとTCNTV動作	11-13
12.	タイマ W	
図12.1	タイマWのブロック図	12-3
図12.2	フリーランニングカウンタの動作	12-12
図12.3	周期カウンタの動作	12-12
図12.4	0出力、1出力の動作例 (TOA = 0、TOB = 1の場合)	12-13
図12.5	トグル出力の動作例 (TOA = 0、TOB = 1の場合)	12-13
図12.6	トグル出力の動作例 (TOA = 0、TOB = 1の場合)	12-14
図12.7	インプットキャプチャ動作例	12-14
図12.8	バッファ動作例(インプットキャプチャの場合)	12-15

図12.9	PWMモード動作例(1)	12-16
図12.10	PWMモード動作例(2)	12-16
図12.11	バッファ動作例 (アウトプットコンペアの場合)	12-17
図12.12	PWMモード動作例 (TOB、TOC、TOD = 0、初期出力0の場合)	12-18
図12.13	PWMモード動作例(TOB、TOC、TOD = 1、初期出力1の場合)	12-19
図12.14	内部クロック動作時のカウントタイミング	12-20
図12.15	外部クロック動作時のカウントタイミング	12-20
図12.16	アウトプットコンペア出力タイミング	12-21
図12.17	インプットキャプチャ入力信号タイミング	12-22
図12.18	コンペアマッチによるカウンタクリアタイミング	12-22
図12.19	バッファ動作タイミング (コンペアマッチ)	12-23
図12.20	バッファ動作タイミング (インプットキャプチャ)	12-23
図12.21	コンペアマッチ時のIMFA ~ IMFDフラグのセットタイミング	12-24
図12.22	インプットキャプチャ発生時のIMFA ~ IMFDフラグのセットタイミング	12-25
図12.23	CPUによるステータスフラグのクリアタイミング	12-25
図12.24	TCNTのライトとクリアの競合	12-26
図12.25	内部クロックの切り換えとTCNT動作	12-27
13.	ウォッチドッグタイマ	
図13.1	ウォッチドッグタイマのブロック図	13-1
図13.2	ウォッチドッグタイマの動作例	13-4
14.	シリアルコミュニケーションインタフェース3 (SCI3)	
図14.1	SCI3のブロック図	14-2
図14.2	調歩同期式通信のデータフォーマット	14-12
図14.3	出力クロックと通信データの位相関係 (調歩同期式モード) (8ビットデータ/パリティあり/2ストップビットの例)	14-12
図14.4	SCI3を初期化するときのフローチャートの例	14-13
図14.5	調歩同期式モードの送信時の動作例 (8ビットデータ/パリティあり/1ストップビットの例)	14-14
図14.6	データ送信のフローチャートの例 (調歩同期式モード)	14-15
図14.7	調歩同期式モードの受信時の動作例 (8ビットデータ/パリティあり/1ストップビットの例)	14-16
図14.8	データ受信のフローチャートの例 (調歩同期式モード)	14-18
図14.9	クロック同期式通信のデータフォーマット	14-19
図14.10	クロック同期式モードの送信時の動作例	14-20
図14.11	データ送信のフローチャートの例 (クロック同期式モード)	14-21
図14.12	クロック同期式モードの受信時の動作例	14-22
図14.13	データ受信フローチャートの例 (クロック同期式モード)	14-23
図14.14	データ送受信同時動作のフローチャートの例 (クロック同期式モード)	14-24
図14.15	マルチプロセッサフォーマットを使用したプロセッサ間通信の例 (受信局AへのデータH'AAの送信の例)	14-25
図14.16	マルチプロセッサデータ送信のフローチャートの例	14-26
図14.17	マルチプロセッサデータ受信のフローチャートの例	14-27
図14.18	マルチプロセッサフォーマットの受信時の動作例 (8ビットデータ/マルチプロセッサビットあり/1ストップビットの例)	14-28
図14.19	調歩同期式モードの受信データサンプリングタイミング	14-31
15.	I2Cバスインタフェース (IC)	

図15.1	I ² Cバスインタフェースのブロック図	15-2
図15.2	I ² Cバスインタフェース接続例（本LSIがマスタの場合）	15-3
図15.3	I ² Cバスフォーマット	15-13
図15.4	I ² Cバスタイミング	15-13
図15.5	マスタ送信モード動作タイミング例（MLS = WAIT = 0のとき）	15-15
図15.6 (1)	マスタ受信モード動作タイミング例（MLS=ACKB=0、WAIT=1のとき）	15-18
図15.6 (2)	マスタ受信モード動作タイミング例（MLS=ACKB=0、WAIT=1のとき）	15-18
図15.7	スレーブ受信モード動作タイミング例1（MLS = ACKB = 0のとき）	15-20
図15.8	スレーブ受信モード動作タイミング例2（MLS = ACKB = 0のとき）	15-20
図15.9	スレーブ送信モード動作タイミング例（MLS = 0のとき）	15-22
図15.10	I ² Cバスデータフォーマット（シリアルフォーマット）	15-22
図15.11	IRICセットタイミングとSCL制御	15-23
図15.12	ノイズ除去回路のブロック図	15-24
図15.13	マスタ送信モードのフローチャート例	15-25
図15.14	マスタ受信モードのフローチャート例	15-26
図15.15	スレーブ受信モードフローチャート例	15-27
図15.16	スレーブ送信モードフローチャート例	15-28
図15.17	再送のための開始条件命令発行フローチャートおよびタイミング	15-32
16.	A/D変換器	
図16.1	A/D変換器のブロック図	16-2
図16.2	A/D変換タイミング	16-7
図16.3	外部トリガ入力タイミング	16-8
図16.4	A/D変換精度の定義（1）	16-9
図16.5	A/D変換精度の定義（2）	16-9
図16.6	アナログ入力回路の例	16-10
17.	EEPROM	
図17.1	EEPROMのブロック図	17-2
図17.2	EEPROMバスフォーマットとバスタイミング	17-3
図17.3	バイトライト動作	17-5
図17.4	ページライト動作	17-6
図17.5	カレントアドレスリード動作	17-7
図17.6	ランダアドレスムリード動作	17-8
図17.7	シーケンシャルリード動作（カレントアドレスリードを使用した場合）	17-9
18.	電源回路	
図18.1	内部電源降圧回路を使用する場合の電源接続図	18-1
図18.2	内部電源降圧回路を使用しない場合の電源接続図	18-2
20.	電気的特性	
図20.1	システムクロック入力タイミング	20-33
図20.2	RES端子Lowレベル幅タイミング	20-33
図20.3	入力タイミング	20-34
図20.4	I ² Cバスインタフェース入出力タイミング	20-34
図20.5	SCK3入力クロックタイミング	20-34
図20.6	SCI3クロック同期式モード入出力タイミング	20-35
図20.7	EEPROMバスタイミング	20-35
図20.8	出力負荷回路	20-36

付録

図B.1	ポート1ブロック図 (P17)	付録-29
図B.2	ポート1ブロック図 (P16、 P15、 P14)	付録-30
図B.3	ポート1ブロック図 (P12、 P11)	付録-30
図B.4	ポート1ブロック図 (P10)	付録-31
図B.5	ポート2ブロック図 (P22)	付録-31
図B.6	ポート2ブロック図 (P21)	付録-32
図B.7	ポート2ブロック図 (P20)	付録-32
図B.8	ポート5ブロック図 (P57、 P56) *	付録-33
図B.9	ポート5ブロック図 (P55)	付録-33
図B.10	ポート5ブロック図 (P54、 P53、 P52、 P51、 P50)	付録-34
図B.11	ポート7ブロック図 (P76)	付録-34
図B.12	ポート7ブロック図 (P75)	付録-35
図B.13	ポート7ブロック図 (P74)	付録-35
図B.14	ポート8ブロック図 (P87、 P86、 P85)	付録-36
図B.15	ポート8ブロック図 (P84、 P83、 P82、 P81)	付録-36
図B.16	ポート8ブロック図 (P80)	付録-37
図B.17	ポートBブロック図 (PB7、 PB6、 PB5、 PB4、 PB3、 PB2、 PB1、 PB0)	付録-37
図D.1	FP-64E外形寸法図	付録-40
図D.2	FP-64A外形寸法図	付録-41
図D.3	FP-48F外形寸法図	付録-42
図D.4	FP-48B外形寸法図	付録-43
図D.5	DP-42S外形寸法図	付録-44
図E.1	H8/3664N積層構造断面図	付録-45

表目次

1. 概要	
表1.1 端子機能	1-8
2. CPU	
表2.1 オペレーションの記号	2-11
表2.2 データ転送命令	2-12
表2.3 算術演算命令	2-13
表2.4 論理演算命令	2-14
表2.5 シフト命令	2-14
表2.6 ビット操作命令	2-15
表2.7 分岐命令	2-17
表2.8 システム制御命令	2-18
表2.9 ブロック転送命令	2-18
表2.10 アドレッシングモード一覧表	2-20
表2.11 絶対アドレスのアクセス範囲	2-21
表2.12 実効アドレスの計算方法(1)	2-23
表2.12 実効アドレスの計算方法(2)	2-24
3. 例外処理	
表3.1 例外処理要因とベクタアドレス	3-2
表3.2 割り込み要求待ちステート数	3-11
4. アドレスブレーク	
表4.1 使用するデータバス	4-3
5. クロック発振器	
表5.1 水晶発振子のパラメータ	5-3
6. 低消費電力モード	
表6.1 動作周波数と待機時間	6-3
表6.2 SLEEP命令実行後の状態と割り込みによる復帰先	6-5
表6.3 各動作モードでのLSIの状態	6-6
7. ROM	
表7.1 プログラミングモード選択方法	7-5
表7.2 ブートモードの動作	7-7
表7.3 ビットレート自動合わせ込みが可能なシステムクロック周波数	7-7
表7.4 再書き込みデータ演算表	7-11
表7.5 追加書き込みデータ演算表	7-11
表7.6 書き込み時間	7-11
表7.7 フラッシュメモリの動作状態	7-15
10. タイマ A	
表10.1 端子構成	10-2
11. タイマ V	
表11.1 端子構成	11-3

表11.2	TCNTVに入力するクロックとカウント条件.....	11-4
12.	タイマ W	
表12.1	タイマW機能一覧.....	12-2
表12.2	端子構成.....	12-4
14.	シリアルコミュニケーションインタフェース 3 (SCI3)	
表14.1	端子構成.....	14-2
表14.2	ビットレートに対するBRRの設定例〔調歩同期式モード〕.....	14-8
表14.3	各周波数における最大ビットレート〔調歩同期式モード〕.....	14-10
表14.4	ビットレートに対するBRRの設定例〔クロック同期式モード〕.....	14-11
表14.5	SSRのステータスフラグの状態と受信データの転送.....	14-17
表14.6	SCI3の割り込み要求.....	14-29
15.	I ² Cバスインタフェース (IIC)	
表15.1	端子構成.....	15-3
表15.2	転送フォーマット.....	15-5
表15.3	転送レート.....	15-7
表15.4	フラグと転送状態の関係.....	15-12
表15.5	I ² Cバスタイミング (SCL、SDA出力).....	15-29
表15.6	SCL立ち上がり時間 (tSr) の許容範囲.....	15-29
表15.7	I ² Cバスタイミング (tSr/tSf影響最大の場合).....	15-30
16.	A/D変換器	
表16.1	端子構成.....	16-3
表16.2	アナログ入力チャンネルとA / Dデータレジスタの対応.....	16-4
表16.3	A/D変換時間 (単一モード).....	16-7
17.	EEPROM	
表17.1	端子構成.....	17-2
表17.2	スレーブアドレス.....	17-5
20.	電気的特性	
表20.1	絶対最大定格.....	20-1
表20.2	DC特性 (1).....	20-4
表20.2	DC特性 (2).....	20-9
表20.2	DC特性 (3).....	20-10
表20.3	AC特性.....	20-11
表20.4	I ² Cバスインタフェースタイミング.....	20-13
表20.5	シリアルインタフェース (SCI3) タイミング.....	20-14
表20.6	A/D変換器特性.....	20-15
表20.7	ウォッチドッグタイマ特性.....	20-16
表20.8	フラッシュメモリ特性.....	20-17
表20.9	EEPROM特性.....	20-18
表20.10	DC特性 (1).....	20-21
表20.10	DC特性 (2).....	20-27
表20.11	AC特性.....	20-28
表20.12	I ² Cバスインタフェースタイミング.....	20-30
表20.13	シリアルインタフェース (SCI3) タイミング.....	20-31
表20.14	A/D変換器特性.....	20-32
表20.15	ウォッチドッグタイマ特性.....	20-33

付録

表A.1	命令セット一覧	付録-3
表A.2	オペレーションコードマップ(1)	付録-16
表A.2	オペレーションコードマップ(2)	付録-17
表A.2	オペレーションコードマップ(3)	付録-18
表A.3	実行状態(サイクル)に要するステート数	付録-19
表A.4	命令の実行状態(サイクル数)	付録-20
表A.5	命令とアドレッシングモードの組み合わせ	付録-28

1. 概要

1.1 特長

- 16ビット高速H8/300H CPU
H8/300 CPUとオブジェクトレベルで上位互換
汎用レジスタ：16ビット×16本
基本命令：62種類
- 豊富な周辺機能
タイマA（時計用タイムベースとして使用可能）
タイマV（8ビットタイマ）
タイマW（16ビットタイマ）
ウォッチドッグタイマ
SCI3（調歩同期式またはクロック同期式シリアルコミュニケーションインタフェース）
I²Cバスインタフェース（フィリップス社が提唱するI²Cバスインタフェース方式に準拠）
10ビットA/D変換器
- 内蔵メモリ

製品分類		製品型名	EEPROM	ROM	RAM
フラッシュメモリ版 (F-ZTAT™版)	H8/3664N	HD64N3664	512 バイト	32K バイト	2,048 バイト
	H8/3664F	HD64F3664	-	32K バイト	2,048 バイト
マスク ROM 版	H8/3664	HD6433664	-	32K バイト	1,024 バイト
	H8/3663	HD6433663	-	24K バイト	1,024 バイト
	H8/3662	HD6433662	-	16K バイト	512 バイト
	H8/3661	HD6433661	-	12K バイト	512 バイト
	H8/3660	HD6433660	-	8K バイト	512 バイト

- 汎用入出力ポート
入出力ポート：29本（H8/3664Nは27本）。このうち大電流ポート8本（IoL=20mA @VoL=1.5V）
入力ポート：8本（アナログ入力端子兼用）
- EEPROMのインタフェース（H8/3664Nのみ）
I²Cバスインタフェース（フィリップス社が提唱するI²Cバスインタフェース方式に準拠）
- 各種低消費電力モードをサポート

【注】 F-ZTAT™は（株）日立製作所の商標です。

1. 概要

● 小型パッケージ

パッケージ	コード	ボディサイズ	ピンピッチ
LQFP-64	FP-64E	10.0 × 10.0 mm	0.5 mm
QFP-64	FP-64A	14.0 × 14.0 mm	0.8 mm
LQFP-48	FP-48F	10.0 × 10.0 mm	0.65 mm
LQFP-48	FP-48B	7.0 × 7.0 mm	0.5 mm
SDIP-42	DP-42S	14.0 × 37.3 mm	1.78 mm

H8/3664N のパッケージは、LQFP-64 (FP-64E) のみ

1.2 内部ブロック図




図 1.1 F-ZTAT™版、マスク ROM 版 H8/3664 内部ブロック図




図 1.2 EEPROM 搭載 F-ZTAT™ 版 H8/3664N 内部ブロック図

1.3 ピン配置図




図 1.3 F-ZTAT™版 / マスク ROM 版 H8/3664 ピン配置図 (FP-64E、FP-64A)




図 1.4 F-ZTAT™版 / マスク ROM 版 H8/3664 ピン配置図 (FP-48F、FP-48B)

1. 概要




図 1.5 F-ZTAT™ 版 / マスク ROM 版 H8/3664 ピン配置図 (DP-42S)




図 1.6 EEPROM 搭載 F-ZTAT™ 版 H8/3664N ピン配置図 (FP-64E)

1. 概要

1.4 端子機能

表 1.1 端子機能

分類	記号	H8/3664			H8/3664N	入出力	機能
		FP-64E、 FP-64A	FP-48F、 FP-48B	DP-42S	FP-64E		
電源	Vcc	12	10	14	12	入力	電源端子です。システムの電源に接続してください。
	Vss	9	7	11	9	入力	グラウンド端子です。システムの電源(0V)に接続してください。
	AVcc	3	1	5	3	入力	A/D 変換用アナログ電源端子です。A/D 変換器を使用しない場合はシステムの電源に接続してください。
	VcL	6	4	8	6	入力	内部降圧電源端子です。安定化のため、この端子と Vss 端子との間に 0.1 μF 程度の容量を挿入してください。
クロック	OSC1	11	9	13	11	入力	システムクロック用水晶発振子またはセラミック発振子接続端子です。外部クロックを入力することもできます。接続例は「第 5 章 クロック発振器」を参照してください。
	OSC2	10	8	12	10	出力	
	X1	5	3	7	5	入力	サブクロック用 32.768kHz 水晶発振子接続端子です。接続例は「第 5 章 クロック発振器」を参照してください。
	X2	4	2	6	4	出力	
システム制御	RES	7	5	9	7	入力	リセット端子です。この端子を Low レベルにすると、リセット状態になります。
	TEST	8	6	10	8	入力	テスト端子です。Vss 電位に接地してください。
外部割り込み	NMI	35	25	27	35	入力	ノンマスクابل割り込み要求入力端子です。
	$\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$	51 ~ 54	37 ~ 40	39 ~ 42	51 ~ 54	入力	外部割り込み要求入力端子です。立ち上がりエッジセンス / 立ち下がりエッジセンスを選択できます。
	$\overline{\text{WKP0}} \sim \overline{\text{WKP5}}$	13、14 19 ~ 22	11 ~ 16	15 ~ 20	13、14 19 ~ 22	入力	外部割り込み要求入力端子です。立ち上がりエッジセンス / 立ち下がりエッジセンスを選択できます。
タイマ A	TMOW	23	17	21	23	出力	分周クロック出力端子です。
タイマ V	TMOV	30	24	26	30	出力	アウトプットコンペア機能による波形出力端子です。
	TMCIV	29	23	25	29	入力	外部イベント入力端子です。
	TMRIV	28	22	24	28	入力	カウンタリセット入力端子です。
	TRGV	54	40	42	54	入力	カウント開始トリガ入力端子です。

分類	記号	H8/3664			H8/3664N	入出力	機能
		FP-64E、 FP-64A	FP-48F、 FP-48B	DP-42S	FP-64E		
タイマW	FTCI	36	26	28	36	入力	外部イベント入力端子です。
	FTIOA ~ FTIOD	37 ~ 40	27 ~ 30	29 ~ 32	37 ~ 40	入出力	アウトプットコンペア出力 / インプット キャプチャ入力 / PWM 出力兼用端子で す。
I ² C バスイン タフェース	SDA	26	20	22	26 * ¹	入出力	I ² C データ入出力端子です。NMOS オープ ンドレイン出力でバスを直接駆動できま す。使用時は外部にプルアップ抵抗が必要 です。
	SCL	27	21	23	27 * ¹	入出力 (EEP ROM: 入力)	I ² C のクロック入出力端子です。NMOS オ ープンドレイン出力でバスを直接駆動で きます。使用時は外部にプルアップ抵抗が 必要です。
シリアルコ ミュニケー ションイン タフェース	TXD	46	36	38	46	出力	送信データ出力端子です。
	RXD	45	35	37	45	入力	受信データ入力端子です。
	SCK3	44	34	36	44	入出力	クロック入出力端子です。
A/D 変換器	AN7 ~ AN0	58 ~ 55 59 ~ 62	44 ~ 41 45 ~ 48	1 ~ 4* ²	58 ~ 55 59 ~ 62	入力	アナログ入力端子です。
	ADTRG	22	16	20	22	入力	変換開始トリガ入力端子です。
I/O ポート	PB7 ~ PB0	58 ~ 55 59 ~ 62	44 ~ 41 45 ~ 48	1 ~ 4* ²	58 ~ 55 59 ~ 62	入力	8 ビットの入力ポートです。
	P17 ~ P14 P12 ~ P10	54 ~ 51 25 ~ 23	40 ~ 37 19 ~ 17	42 ~ 39 21* ²	54 ~ 51 25 ~ 23	入出力	7 ビットの入出力ポートです。
	P22 ~ P20	46 ~ 44	36 ~ 34	38 ~ 36	46 ~ 44	入出力	3 ビットの入出力ポートです。
	P57 ~ P50 (H8/3664N は P55 ~ P50)	27、26 22 ~ 19 14、13	21、20 16 ~ 11	23、22 20 ~ 15	22 ~ 19 14、13	入出力	8 ビットの入出力ポートです。 (H8/3664N は 6 ビットの入出力ポートで す。)
	P76 ~ P74	30 ~ 28	24 ~ 22	26 ~ 24	30 ~ 28	入出力	3 ビットの入出力ポートです。
	P87 ~ P80	43 ~ 36	33 ~ 26	35 ~ 28	43 ~ 36	入出力	8 ビットの入出力ポートです。

【注】 *1 EEPROM 搭載 F-ZTAT™ 版は、I²C バスインタフェース専用端子となります。リセット解除後は I²C バスがディス
ィネーブルになっているため、プログラムで ICCR の ICE ビットを 1 にセットしてください。

*2 DP-42S には、P11、P12、PB4/AN4、PB5/AN5、PB6/AN6、PB7/AN7 端子はありません。

1. 概要

2. CPU

H8/3664 シリーズの CPU は H8/300 CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の H8/300H CPU で、64K バイトのアドレス空間を持つノーマルモードのみサポートします。

- H8/300 CPU 上位互換
H8/300 シリーズのオブジェクトプログラムを実行可能
16 ビット × 8 本の拡張レジスタを追加
32 ビット転送、演算命令を追加
符号付き乗除算命令などを追加
- 汎用レジスタ：16 ビット × 16 本
8 ビット × 16 本 + 16 ビット × 8 本、32 ビット × 8 本としても使用可能
- 基本命令：62 種類
8 / 16 / 32 ビット転送、演算命令
乗除算命令
強力なビット操作命令
- アドレッシングモード：8 種類
レジスタ直接 (Rn)
レジスタ間接 (@ERn)
ディスプレイメント付レジスタ間接 (@ (d:16, ERn), @ (d:24, ERn))
ポストインクリメント / プリデクリメントレジスタ間接 (@ERn+ / @ - ERn)
絶対アドレス (@aa:8, @aa:16, @aa:24)
イミディエイト (#xx:8, #xx:16, #xx:32)
プログラムカウンタ相対 (@ (d:8, PC), @ (d:16, PC))
メモリ間接 (@@aa:8)
- アドレス空間：64K バイト
- 高速動作
頻出命令をすべて 2 ~ 4 ステートで実行
8 / 16 / 32 ビットレジスタ間加減算 : 2 ステート
8 × 8 ビットレジスタ間乗算 : 14 ステート
16 ÷ 8 ビットレジスタ間除算 : 14 ステート
16 × 16 ビットレジスタ間乗算 : 22 ステート
32 ÷ 16 ビットレジスタ間除算 : 22 ステート

2. CPU

- 低消費電力動作

SLEEP命令により低消費電力状態に遷移

2.1 アドレス空間とメモリマップ

H8/3664 シリーズのアドレス空間はプログラム領域とデータ領域合わせて 64K バイトです。メモリマップを 図 2.1 に示します。




図 2.1 メモリマップ (1)




図 2.1 メモリマップ (2)

2. CPU




図 2.1 メモリマップ (3)

2.2 レジスタ構成

H8/300H CPU の内部レジスタ構成を図 2.2 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類されます。コントロールレジスタには 24 ビットのプログラムカウンタ (PC) と 8 ビットのコンディションコードレジスタ (CCR) があります。




図 2.2 CPU 内部レジスタ構成

2.2.1 汎用レジスタ

H8/300H CPU は 32 ビット長の汎用レジスタを 8 本持っています。汎用レジスタはすべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。データレジスタとしては 32 ビット、16 ビットまたは 8 ビットレジスタとして使用できます。汎用レジスタの使用方法を図 2.3 に示します。

アドレスレジスタおよび 32 ビットデータレジスタとして使用する場合は、一括して汎用レジスタ ER (ER0 ~ ER7) として指定します。

16 ビットデータレジスタとして使用する場合は、汎用レジスタ ER を分割して汎用レジスタ E (E0 ~ E7)、汎用レジスタ R (R0 ~ R7) として指定します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本使用することができます。なお、汎用レジスタ E (E0 ~ E7) を特に拡張レジスタと呼ぶ場合があります。

2. CPU

8ビットデータレジスタとして使用する場合は、汎用レジスタ R を分割して汎用レジスタ RH (R0H~R7H)、汎用レジスタ RL (R0L~R7L) として指定します。これらは同等の機能を持っており、8ビットレジスタを最大16本使用することができます。各レジスタは使用方法を独立に指定することができます。




図 2.3 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタの機能に加えてスタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチンコールなどで暗黙的に使用されます。スタックポインタとスタック領域の関係を図 2.4 に示します。




図 2.4 スタックポインタとスタック領域の関係

2.2.2 プログラムカウンタ (PC)

PC は 24 ビットのカウンタで、CPU が次に実行する命令のアドレスを指します。CPU の命令はすべて偶数番地から始まる 2 バイト (ワード) を単位としているため、PC の最下位ビットは命令コードを読み出す時は 0 とみなされます。PC はリセット例外処理の過程で生成されるベクタアドレスによってスタートアドレスをロードすることにより初期化されます。

2.2.3 コンディションコードレジスタ (CCR)

CCR は CPU の内部状態を示します。割り込みマスクビット (I)、ハーフキャリ (H)、ネガティブ (N)、ゼロ (Z)、オーバーフロー (V)、キャリ (C) の各フラグを含む 8 ビットで構成されています。I ビットはリセット例外処理によって 1 に初期化されますが、他のビットは初期化されません。

ビット	ビット名	初期値	R/W	説 明
7	I	1	R/W	割り込みマスクビット このビットが 1 にセットされると、割り込み要求がマスクされます。ただし、NMI は I ビットに関係なく受け付けられます。I ビットは例外処理の実行が開始されたときに 1 にセットされます。
6	UI	不定	R/W	ユーザビット ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード/ライトできます。
5	H	不定	R/W	ハーフキャリフラグ ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。ADD.W、SUB.W、CMP.W、NEG.W 命令の実行によりビット 11 にキャリまたはボローが生じたとき、または ADD.L、SUB.L、CMP.L、NEG.L 命令の実行によりビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます
4	U	不定	R/W	ユーザビット ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード/ライトできます。
3	N	不定	R/W	ネガティブフラグ データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。
2	Z	不定	R/W	ゼロフラグ データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。
1	V	不定	R/W	オーバーフローフラグ 算術演算命令の実行によりオーバーフローが生じたとき 1 にセットされます。それ以外のとき 0 にクリアされます。
0	C	不定	R/W	キャリフラグ 演算の実行により、キャリが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。キャリには次の種類があります。 加算結果のキャリ 減算結果のボロー シフト/ローテートのキャリ また、キャリフラグにはビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。CCR は LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分岐命令 (Bcc) で使用されます。各命令ごとのフラグの変化については、「付録 A.1 命令一覧」を参照してください。

2.3 データ形式

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット (バイト)、16 ビット (ワード)、および 32 ビット (ロングワード) のデータを扱うことができます。1 ビットデータはビット操作命令で扱われ、オペランドデータ (バイト) の第 n ビット ($n=0, 1, 2, \dots, 7$) という形式でアクセスされます。10 進補正命令 DAA、DAS ではバイトデータは 2 桁の 4 ビット BCD データとなります。

2.3.1 汎用レジスタのデータ形式

汎用レジスタのデータ形式を図 2.5 に示します。

データ形	汎用レジスタ	データイメージ
1ビットデータ	RnH	
1ビットデータ	RnL	
4ビットBCDデータ	RnH	
4ビットBCDデータ	RnL	
バイトデータ	RnH	
バイトデータ	RnL	

図 2.5 汎用レジスタのデータ形式 (1)




図 2.5 汎用レジスタのデータ形式 (2)

2.3.2 メモリ上のデータ形式

メモリ上のデータ形式を図 2.6 に示します。

H8/300H CPU は、メモリ上のワードデータ / ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ / ロングワードデータをアクセスした場合、アドレスの最下位ビットは 0 とみなされ、1 番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。

ER7 (SP) をアドレスレジスタとしてスタック領域をアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。




図 2.6 メモリ上でのデータ形式

2.4 命令セット

2.4.1 命令の機能別一覧

H8/300H CPU の命令は合計 62 種類あります。各命令の機能別一覧を表 2.2～表 2.9 に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

表 2.1 オペレーションの記号

Rd	汎用レジスタ (デスティネーション側)*
Rs	汎用レジスタ (ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ (32 ビットレジスタ / アドレスレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバーフロー) フラグ
C	CCR の C (キャリ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレイースメント
+	加算
-	減算
×	乗算
÷	除算
	論理積
	論理和
⊕	排他的論理和
	転送
~	反転論理 (論理的補数)
: 3 / : 8 / : 16 / : 24	3 / 8 / 16 / 24 ビット長

【注】 * 汎用レジスタは、8 ビット (R0H～R7H、R0L～R7L)、16 ビット (R0～R7、E0～E7)、または 32 ビットレジスタ / アドレスレジスタ (ER0～ER7) です。

2. CPU

表 2.2 データ転送命令

命 令	サイズ*	機 能
MOV	B/W/L	(EAs) Rd, Rs (EAd) 汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ転送します。 また、イミディエイトデータを汎用レジスタに転送します。
MOVFP	B	(EAs) Rd 本 LSI では使用できません。
MOVTP	B	Rs (EAs) 本 LSI では使用できません。
POP	W/L	@SP+ Rn スタックから汎用レジスタへデータを復帰します。POP.W Rn は MOV.W @SP+, Rn と、また POP.L ERn は MOV.L @SP+, ERn と同一です。
PUSH	W/L	Rn @ - SP 汎用レジスタの内容をスタックに退避します。PUSH.W Rn は MOV.W Rn, @ - SP と、また PUSH.L ERn は MOV.L ERn, @ - SP と同一です。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.3 算術演算命令

命 令	サイズ*	機 能
ADD SUB	B/W/L	$Rd \pm Rs$ Rd , $Rd \pm \#IMM$ Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います (バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX 命令または ADD 命令を使用してください)。
ADDX SUBX	B	$Rd \pm Rs \pm C$ Rd , $Rd \pm \#IMM \pm C$ Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付き加減算を行います。
INC DEC	B/W/L	$Rd \pm 1$ Rd , $Rd \pm 2$ Rd 汎用レジスタに 1 または 2 を加減算します (バイトサイズの演算では 1 の加減算のみ可能です)。
ADDS SUBS	L	$Rd \pm 1$ Rd , $Rd \pm 2$ Rd , $Rd \pm 4$ Rd 32 ビットレジスタに 1、2 または 4 を加減算します。
DAA DAS	B	Rd (10 進補正) Rd 汎用レジスタ上の加減算結果を CCR を参照して 4 ビット BCD データに補正します。
MULXU	B/W	$Rd \times Rs$ Rd 汎用レジスタと汎用レジスタ間の符号なし乗算を行います。8 ビット \times 8 ビット 16 ビット、16 ビット \times 16 ビット 32 ビットの乗算が可能です。
MULXS	B/W	$Rd \times Rs$ Rd 汎用レジスタと汎用レジスタ間の符号付き乗算を行います。8 ビット \times 8 ビット 16 ビット、16 ビット \times 16 ビット 32 ビットの乗算が可能です。
DIVXU	B/W	$Rd \div Rs$ Rd 汎用レジスタと汎用レジスタ間の符号なし除算を行います。16 ビット \div 8 ビット 商 8 ビット 余り 8 ビット、32 ビット \div 16 ビット 商 16 ビット 余り 16 ビットの除算が可能です。
DIVXS	B/W	$Rd \div Rs$ Rd 汎用レジスタと汎用レジスタ間の符号付き除算を行います。16 ビット \div 8 ビット 商 8 ビット 余り 8 ビット、32 ビット \div 16 ビット 商 16 ビット 余り 16 ビットの除算が可能です。
CMP	B/W/L	$Rd - Rs$, $Rd - \#IMM$ 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を CCR に反映します。
NEG	B/W/L	$0 - Rd$ Rd 汎用レジスタの内容の 2 の補数 (算術的補数) をとります。
EXTU	W/L	Rd (ゼロ拡張) Rd 16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張します。または、32 ビットレジスタの下位 16 ビットをロングワードサイズにゼロ拡張します。
EXTS	W/L	Rd (符号拡張) Rd 16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。または、32 ビットレジスタの下位 16 ビットをロングワードサイズに符号拡張します。

2. CPU

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.4 論理演算命令

命 令	サイズ*	機 能
AND	B/W/L	Rd Rs Rd, Rd #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
OR	B/W/L	Rd Rs Rd, Rd #IMM Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとります。
XOR	B/W/L	Rd⊕Rs Rd, Rd⊕#IMM Rd 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排他的論理和をとります。
NOT	B/W/L	~Rd Rd 汎用レジスタの内容の1の補数（論理的補数）をとります。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.5 シフト命令

命 令	サイズ*	機 能
SHAL SHAR	B/W/L	Rd (シフト処理) Rd 汎用レジスタの内容を算術的にシフトします。
SHLL SHLR	B/W/L	Rd (シフト処理) Rd 汎用レジスタの内容を論理的にシフトします。
ROTL ROTR	B/W/L	Rd (ローテート処理) Rd 汎用レジスタの内容をローテートします。
ROTXL ROTXR	B/W/L	Rd (ローテート処理) Rd 汎用レジスタの内容をキャリフラグを含めてローテートします。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.6 ビット操作命令

命 令	サイズ*	機 能
BSET	B	1 (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 1 にセットします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BCLR	B	0 (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 0 にクリアします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BNOT	B	~ (<ビット番号> of <EAd>) (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BTST	B	~ (<ビット番号> of <EAd>) Z 汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテストし、ゼロフラグに反映します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BAND	B	C (<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。
BIAND	B	C [~ (<ビット番号> of <EAd>)] C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BOR	B	C (<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。
BIOR	B	C [~ (<ビット番号> of <EAd>)] C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BXOR	B	C ⊕ (<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
BIXOR	B	C ⊕ [~ (<ビット番号> of <EAd>)] C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。

2. CPU

命 令	サイズ*	機 能
BLD	B	(<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。
BILD	B	~ (<ビット番号> of <EAd>) C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BST	B	C (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された1ビットにキャリフラグの内容を転送します。
BIST	B	C ~ (<ビット番号> of <EAd>) 汎用レジスタまたはメモリのオペランドの指定された1ビットに、反転されたキャリフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】 * サイズはオペランドサイズを示します。

B : バイト

表 2.7 分岐命令

命令	サイズ	機能																																																			
Bcc*	-	<p>指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。</p> <table border="1"> <thead> <tr> <th>ニーモニック</th> <th>説明</th> <th>分岐条件</th> </tr> </thead> <tbody> <tr> <td>BRA (BT)</td> <td>Always (True)</td> <td>Always</td> </tr> <tr> <td>BRN (BF)</td> <td>Never (False)</td> <td>Never</td> </tr> <tr> <td>BHI</td> <td>High</td> <td>C Z = 0</td> </tr> <tr> <td>BLS</td> <td>Low or Same</td> <td>C Z = 1</td> </tr> <tr> <td>BCC (BHS)</td> <td>Carry Clear (High or Same)</td> <td>C = 0</td> </tr> <tr> <td>BCS (BLO)</td> <td>Carry Set (LOw)</td> <td>C = 1</td> </tr> <tr> <td>BNE</td> <td>Not Equal</td> <td>Z = 0</td> </tr> <tr> <td>BEQ</td> <td>Equal</td> <td>Z = 1</td> </tr> <tr> <td>BVC</td> <td>oVerflow Clear</td> <td>V = 0</td> </tr> <tr> <td>BVS</td> <td>oVerflow Set</td> <td>V = 1</td> </tr> <tr> <td>BPL</td> <td>PLus</td> <td>N = 0</td> </tr> <tr> <td>BMI</td> <td>MInus</td> <td>N = 1</td> </tr> <tr> <td>BGE</td> <td>Greater or Equal</td> <td>N⊕V = 0</td> </tr> <tr> <td>BLT</td> <td>Less Than</td> <td>N⊕V = 1</td> </tr> <tr> <td>BGT</td> <td>Greater Than</td> <td>Z (N⊕V) = 0</td> </tr> <tr> <td>BLE</td> <td>Less or Equal</td> <td>Z (N⊕V) = 1</td> </tr> </tbody> </table>	ニーモニック	説明	分岐条件	BRA (BT)	Always (True)	Always	BRN (BF)	Never (False)	Never	BHI	High	C Z = 0	BLS	Low or Same	C Z = 1	BCC (BHS)	Carry Clear (High or Same)	C = 0	BCS (BLO)	Carry Set (LOw)	C = 1	BNE	Not Equal	Z = 0	BEQ	Equal	Z = 1	BVC	oVerflow Clear	V = 0	BVS	oVerflow Set	V = 1	BPL	PLus	N = 0	BMI	MInus	N = 1	BGE	Greater or Equal	N⊕V = 0	BLT	Less Than	N⊕V = 1	BGT	Greater Than	Z (N⊕V) = 0	BLE	Less or Equal	Z (N⊕V) = 1
ニーモニック	説明	分岐条件																																																			
BRA (BT)	Always (True)	Always																																																			
BRN (BF)	Never (False)	Never																																																			
BHI	High	C Z = 0																																																			
BLS	Low or Same	C Z = 1																																																			
BCC (BHS)	Carry Clear (High or Same)	C = 0																																																			
BCS (BLO)	Carry Set (LOw)	C = 1																																																			
BNE	Not Equal	Z = 0																																																			
BEQ	Equal	Z = 1																																																			
BVC	oVerflow Clear	V = 0																																																			
BVS	oVerflow Set	V = 1																																																			
BPL	PLus	N = 0																																																			
BMI	MInus	N = 1																																																			
BGE	Greater or Equal	N⊕V = 0																																																			
BLT	Less Than	N⊕V = 1																																																			
BGT	Greater Than	Z (N⊕V) = 0																																																			
BLE	Less or Equal	Z (N⊕V) = 1																																																			
JMP	-	指定されたアドレスへ無条件に分岐します。																																																			
BSR	-	指定されたアドレスへサブルーチン分岐します。																																																			
JSR	-	指定されたアドレスへサブルーチン分岐します。																																																			
RTS	-	サブルーチンから復帰します。																																																			

【注】* Bcc 命令は条件分岐命令の総称です。

2. CPU

表 2.8 システム制御命令

命 令	サイズ*	機 能
TRAPA	-	命令トラップ例外処理を行います。
RTE	-	例外処理ルーチンから復帰します。
SLEEP	-	低消費電力状態に遷移します。
LDC	B/W	(EAs) CCR ソースオペランドをCCRに転送します。CCRはバイトサイズですが、メモリからの転送のときデータのリードはワードサイズで行われます。
STC	B/W	CCR (EAd) CCRの内容をデスティネーションのロケーションに転送します。CCRはバイトサイズですが、メモリへの転送のときデータのライトはワードサイズで行われます。
ANDC	B	CCR #IMM CCR CCRとイミディエイトデータの論理積をとります。
ORC	B	CCR #IMM CCR CCRとイミディエイトデータの論理和をとります。
XORC	B	CCR@#IMM CCR CCRとイミディエイトデータの排他的論理和をとります。
NOP	-	PC+2 PC PCのインクリメントだけを行います。

【注】 * サイズはオペランドサイズを示します。

B : バイト

W : ワード

表 2.9 ブロック転送命令

命 令	サイズ	機 能
EPEMOV.B	-	if R4L 0 then Repeat @ER5+ @ER6+, R4L - 1 R4L Until R4L = 0 else next;
EPEMOV.W	-	if R4 0 then Repeat @ER5+ @ER6+, R4 - 1 R4 Until R4 = 0 else next; ブロック転送命令です。ER5で示されるアドレスから始まり、R4LまたはR4で指定されるバイト数のデータを、ER6で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。

2.4.2 命令の基本フォーマット

H8/300H CPU の命令は 2 バイト (ワード) を単位としています。各命令はオペレーションフィールド (OP)、レジスタフィールド (r)、EA 拡張部 (EA) およびコンディションフィールド (cc) から構成されています。

図 2.7 に命令フォーマットの例を示します。

(1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合やレジスタフィールドを持たない場合もあります。

(3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8ビット、16ビット、32ビットです。24ビットアドレスおよびディスプレースメントは上位8ビットをすべて0 (H'00) とした32ビットデータとして扱われます。

(4) コンディションフィールド

条件分岐命令の分岐条件を指定します。




図 2.7 命令フォーマット

2.5 アドレッシングモードと実効アドレス

以下の説明は H8/300H CPU に関するものです。H8/3664 シリーズでは生成される 24 ビットのアドレスのうちの上位 8 ビットは無視され、実効アドレスは 16 ビットとなります。

2.5.1 アドレッシングモード

H8/300H CPU は、表 2.10 の 8 種類のアドレッシングモードをサポートしています。命令ごとに使用できるアドレッシングモードが異なります。詳細は「付録 A.4 命令とアドレッシングモードの組み合わせ」を参照してください。

演算命令ではレジスタ直接、およびイミディエイトを使用できます。転送命令ではプログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードを使用できます。ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス (@aa:8) を使用できます。さらに、オペランド中のビット番号の指定にレジスタ直接 (BSET、BCLR、BNOT、BTST の各命令)、およびイミディエイト (3 ビット) を使用できます。

表 2.10 アドレッシングモード一覧表

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@(d:16, ERn) / @(d:24, ERn)
4	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@ERn + @ - ERn
5	絶対アドレス	@aa:8 / @aa:16 / @aa:24
6	イミディエイト	#xx:8 / #xx:16 / #xx:32
7	プログラムカウンタ相対	@(d:8, PC) / @(d:16, PC)
8	メモリ間接	@@aa:8

(1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8 ビット、16 ビットまたは 32 ビット) がオペランドとなります。

8 ビットレジスタとしては R0H ~ R7H、R0L ~ R7L を指定可能です。

16 ビットレジスタとしては R0 ~ R7、E0 ~ E7 を指定可能です。

32 ビットレジスタとしては ER0 ~ ER7 を指定可能です。

(2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

(3) ディスプレースメント付きレジスタ間接 @ (d:16, ERn) / @ (d:24, ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容に、命令コード中に含まれる16ビットディスプレースメントまたは24ビットディスプレースメントを加算した内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、16ビットディスプレースメントは符号拡張されます。

(4) ポストインクリメントレジスタ間接 @ERn+ / プリデクリメントレジスタ間接 @ - ERn

- ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容 (32ビット) に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズ、ロングワードサイズのときはレジスタの内容が偶数となるようにしてください。

- プリデクリメントレジスタ間接 @ - ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から1、2または4を減算した内容の下位24ビットをアドレスとして、メモリ上のオペランドを指定します。

その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのときはアドレスレジスタの内容が偶数となるようにしてください。

(5) 絶対アドレス @aa:8 / @aa:16 / @aa:24

命令コード中に含まれる絶対アドレスでメモリ上のオペランドを指定します。

絶対アドレスは8ビット (@aa:8)、16ビット (@aa:16)、または24ビット (@aa:24) です。

8ビット絶対アドレスの場合、上位16ビットはすべて1 (H'FFFF) となります。

16ビット絶対アドレスの場合、上位8ビットは符号拡張されます。

24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

H8/3664シリーズの場合、上位8ビットは無視されるため、絶対アドレスのアクセス範囲は表2.11のようになります。

表 2.11 絶対アドレスのアクセス範囲

絶対アドレス	アクセス範囲
8ビット (@aa:8)	H'FF00 ~ H'FFFF
16ビット (@aa:16)	H'0000 ~ H'FFFF
24ビット (@aa:24)	H'0000 ~ H'FFFF

2. CPU

(6) イミディエイト #xx:8 / #xx:16 / #xx:32

命令コードの中に含まれる8ビット (#xx:8)、16ビット (#xx:16)、または32ビット (#xx:32) のデータを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC命令ではイミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが命令コード中に含まれる場合があります。また、TRAPA命令ではベクタアドレスを指定するための2ビットのイミディエイトデータが命令コード中に含まれます。

(7) プログラムカウンタ相対 @(d:8, PC) / @(d:16, PC)

条件分岐命令、BSR命令で使用されます。

PCの内容で指定される24ビットのアドレスに命令コード中に含まれる8ビット、または16ビットディスプレースメントを加算して、24ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは24ビットに符号拡張されます。また加算されるPCの内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して - 126 ~ + 128バイト (- 63 ~ + 64ワード) または - 32766 ~ + 32768バイト (- 16383 ~ + 16384ワード) です。このとき、加算結果が偶数となるようにしてください。

(8) メモリ間接 @@aa:8

JMP、JSR命令で使用されます。命令コードの中に含まれる8ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはロングワードサイズで指定します。このうち先頭1バイトは無視され、24ビット長の分岐アドレスを生成します。図2.8にメモリ間接による分岐アドレスの指定方法を示します。

絶対アドレスの上位ビットはすべて0となります。このため分岐アドレスを格納できるのは0 ~ 255 (H'0000 ~ H'00FF) 番地です。ただし、このうちの先頭領域は例外処理ベクタ領域と共通になっているので注意してください。




図 2.8 メモリ間接による分岐アドレスの指定

2.5.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA : Effective Address) の計算方法を表 2.12 に示します。H8/3664 シリーズでは計算結果の上位 8 ビットは無視され、16 ビットの実効アドレスを生成します。

表 2.12 実効アドレスの計算方法 (1)

NO.	アドレッシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
(1)	レジスタ直接 (Rn) 		オペランドは、 汎用レジスタの内容です。
(2)	レジスタ間接 (@ERn) 		
(3)	ディスプレイメント付きレジスタ間接 @(d: 16, ERn) / @(d: 24, ERn) 		
(4)	ポストインクリメントレジスタ間接 / プリデクリメントレジスタ間接 ・ポストインクリメント レジスタ間接 @ERn + ・プリデクリメント レジスタ間接 @ - ERn 		
(5)	絶対アドレス @ aa : 8 @ aa : 16 @ aa : 24 		
		オペランドサイズがバイトのとき1、 ワードのとき2、ロングワードのとき4 が加減算されます。	

2. CPU

表 2.12 実効アドレスの計算方法 (2)

NO.	アドレッシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
(6)	イミディエイト #xx : 8/ #xx : 16/ #xx : 32 <div style="border: 1px solid black; padding: 5px; width: fit-content; margin: 5px auto;"> op IMM </div>		オペランドは、イミディエイトデータです。
(7)	プログラムカウンタ相対 @(d : 8, PC) / @(d : 16, PC) <div style="border: 1px solid black; padding: 5px; width: fit-content; margin: 5px auto;"> op disp </div>		<div style="border: 1px solid black; padding: 5px; width: fit-content; margin: 5px auto;"> 23 0 </div>
(8)	メモリ間接 @@ aa : 8 <div style="border: 1px solid black; padding: 5px; width: fit-content; margin: 5px auto;"> op abs </div>		<div style="border: 1px solid black; padding: 5px; width: fit-content; margin: 5px auto;"> 23 16 15 0 </div>

【記号説明】

- r、rm、rn : レジスタフィールド
- op : オペレーションフィールド
- disp : ディスプレースメント
- IMM : イミディエイトデータ
- abs : 絶対アドレス

2.6 基本バスサイクル

CPUは、システムクロック（ ）またはサブクロック（ SUB ）を基準に動作します。または SUB の立ち上がりから次の立ち上がりまでを1ステートと呼びます。バスサイクルは2ステートまたは3ステートで構成され、内蔵メモリ、内蔵周辺モジュールによって異なるアクセスを行います。

2.6.1 内蔵メモリ（RAM、ROM）

内蔵メモリのアクセスは2ステートで行われます。データバス幅は16ビットで、バイトおよびワードアクセスが可能です。内蔵メモリアクセスサイクルを図2.9に示します。




図 2.9 内蔵メモリアクセスサイクル

2.6.2 内蔵周辺モジュール

内蔵周辺モジュールのアクセスは、2 ステートまたは3 ステートで行われます。データバス幅は8 ビットまたは16 ビットで、レジスタにより異なります。各レジスタのデータバス幅とアクセスステート数は「19.1 レジスタアドレス一覧」を参照してください。データバス幅が16 ビットのレジスタはワードアクセスのみ可能です。データバス幅が8 ビットのレジスタはバイトおよびワードアクセスが可能です。データバス幅が8 ビットのレジスタをワードアクセスすると2 サイクルでアクセスが完了します。2 ステートアクセスの場合の動作タイミングは内蔵メモリと同一です。3 ステートアクセスの場合の動作タイミングを図 2.10 に示します。




図 2.10 内蔵周辺モジュールアクセスサイクル (3 ステートアクセスの場合)

2.7 CPUの状態

CPUの状態は、リセット状態、プログラム実行状態、プログラム停止状態、例外処理状態の4種類あります。プログラム実行状態には、アクティブモード、サブアクティブモードがあり、プログラム停止状態には、スリープモード、スタンバイモード、サブスリープモードがあります。各状態の分類を図2.11に、各状態間の遷移条件を図2.12に示します。プログラム実行状態およびプログラム停止状態の詳細は「第6章 低消費電力モード」を参照してください。例外処理の詳細は「第3章 例外処理」を参照してください。




図 2.11 CPUの状態の分類




図 2.12 状態遷移図

2.8 使用上の注意事項

2.8.1 空きエリアへのデータアクセス

本 LSI のアドレス空間にはユーザに開放された ROM、RAM、内蔵 I/O レジスタの領域以外に空きエリアがあります。CPU から空きエリアへデータを転送すると転送データは失われます。また、CPU の誤動作の原因となる可能性があります。空きエリアから CPU への転送データの内容は保証されません。

2.8.2 EEPMOV 命令

EEPMOV 命令はブロック転送命令で、R5 で示されるアドレスから始まる R4L で示されるバイト数のデータを、R6 で示されるアドレスへ転送します。転送先の最終アドレス (R6 + R4L の値) が H'FFFF を超えないように (実行途中で R6 の値が H'FFFF H'0000 とならないように)、R4L、R6 を設定してください。

2.8.3 ビット操作命令

BSET、BCLR、BNOT、BST、BIST 命令は、指定されたアドレスのデータをバイト単位でリードし、対象となる1ビットを操作した後、同一アドレスにバイト単位でライトします。したがって、同一アドレスに2つのレジスタが割付けられている場合や、ライト専用ビットを含むレジスタ、またはポートに対して直接ビット操作命令を使用すると、ビット操作対象以外のビットのデータが書き変わる可能性がありますので注意してください。

(1) 同一アドレスに割付けられた2つのレジスタのビット操作

例1: タイムロードレジスタとタイマカウンタへのビット操作

(タイマB、タイマCに適用、H8/3664シリーズは該当しません。)

図 2.13 に同一アドレスに割付けられた2つのレジスタを持つタイマの構成例を示します。リロードタイマのタイムロードレジスタとタイマカウンタにビット操作命令を実行すると、タイムロードレジスタとタイマカウンタはアドレスを共有しているため次のように動作します。

1. タイマカウンタのデータをバイト単位でリードします。
2. CPUはビット操作命令で対象となる1ビットをセットまたはリセットします。
3. ライトしたデータをバイト単位でタイムロードレジスタにライトします。

タイマカウンタはカウントを続けているので、リードしたデータがタイムロードレジスタのデータとは必ずしも等しくありません。そのためタイマカウンタの操作の対象となったビット以外のデータが書き変わって、タイムロードレジスタへライトされます。




図 2.13 同一アドレスに割付けられた2つのレジスタを持つタイマの構成例

2. CPU

例2：ポート5にBSET命令を実行した場合

P57、P56は入力端子でそれぞれLowレベル、Highレベル入力状態とし、P55～P50は出力端子でそれぞれLowレベル出力状態とします。以下に、BSET命令でP50にHighレベル出力を行う例を示します。

【BSET命令実行前】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0

【BSET命令実行】

BSET	#0,	@PDR5
------	-----	-------

 ポート5に対してBSET命令を実行します。

【BSET命令実行後】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	0	1	0	0	0	0	0	1

【動作説明】

1. BSET命令を実行すると、CPUはポート5をリードします。P57、P56は入力端子で、CPUは端子の状態（Lowレベル、Highレベル入力）をリードします。P55～P50は出力端子で、CPUはPDR5の値をリードします。したがって、例ではPDR5はH'80ですが、CPUがリードしたデータはH'40となります。
2. CPUはリードしたデータのビット0を1にセットして、データをH'41に変更します。
3. H'41をPDR5に書込んで、BSET命令を終了します。

その結果、PDR5のビット0が1になり、P50はHighレベル出力になります。しかし、PDR5のビット7、6が変化してしまいます。そのため、PDR5と同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータをPDR5にライトしてください。

【BSET命令実行前】

MOV.B	#80.	R0L
MOV.B	R0L.	@RAM0
MOV.B	R0L.	@PDR5

PDR5 に書込む値 (H'80) をあらかじめメモリ上のワークエリア (RAM0) と PDR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0

RAM0	1	0	0	0	0	0	0	0
------	---	---	---	---	---	---	---	---

【BSET命令実行】

BSET	#0 ,	@RAM0
------	------	-------

PDR5 のワークエリア (RAM0) に対して BSET 命令を実行します。

【BSET命令実行後】

MOV.B	@RAM0, R0L
MOV.B	R0L. @PDR5

ワークエリア (RAM0) の値を PDR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	1

RAM0	1	0	0	0	0	0	0	1
------	---	---	---	---	---	---	---	---

2. CPU

(2) ライト専用ビットを含むレジスタのビット操作

例3：ポート5のPCR5にBCLR命令を実行した場合

P57、P56 は入力端子でそれぞれ Low レベル、High レベル入力状態とし、P55 ~ P50 は出力端子でそれぞれ Low レベル出力状態とします。以下に、BCLR 命令で P50 を入力端子に設定する例を示します。入力端子に設定された P50 は High レベル入力状態とします。

【BCLR命令実行前】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0

【BCLR命令実行】

```
BCLR #0 , @PCR5
```

PCR5 に対して BCLR 命令を実行します。

【BCLR命令実行後】

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	出力	出力	出力	出力	出力	出力	出力	入力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR5	1	1	1	1	1	1	1	0
PDR5	1	0	0	0	0	0	0	0

【動作説明】

1. BCLR命令を実行すると、CPUはPCR5をリードします。PCR5はライト専用レジスタで、CPUはH'FFをリードします。したがって、例ではPCR5はH'3Fですが、CPUがリードしたデータはH'FFとなります。
2. CPUはリードしたデータのビット0を0にクリアして、データをH'FEに変更します。
3. H'FEをPCR5に書込んで、BCLR命令を終了します。

その結果、PCR5のビット0が0になり、P50は入力端子になります。しかし、PCR5のビット7、6が1になり、P57、P56は出力端子に変化してしまいます。そのため、PCR5と同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータをPCR5にライトしてください。

【BCLR命令実行前】

MOV.B	#3F.	R0L
MOV.B	R0L.	@RAM0
MOV.B	R0L.	@PCR5

PCR5 に書込む値 (H'3F) をあらかじめメモリ上のワークエリア (RAM0) と PCR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR5	0	0	1	1	1	1	1	1
PDR5	1	0	0	0	0	0	0	0

RAM0	0	0	1	1	1	1	1	1
------	---	---	---	---	---	---	---	---

【BCLR命令実行】

BCLR	#0	, @RAM0
------	----	---------

PCR5 のワークエリア (RAM0) に対して BCLR 命令を実行します。

【BCLR命令実行後】

MOV.B	@RAM0,R0L
MOV.B	R0L. @PCR5

ワークエリア (RAM0) の値を PCR5 にライトします。

	P57	P56	P55	P54	P53	P52	P51	P50
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR5	0	0	1	1	1	1	1	0
PDR5	1	0	0	0	0	0	0	0

RAM0	0	0	1	1	1	1	1	0
------	---	---	---	---	---	---	---	---

3. 例外処理

例外処理にはリセット、トラップ命令、割り込みによるものがあります。

- リセット

リセットは最も優先度の高い例外処理です。 $\overline{\text{RES}}$ 端子によってリセットが解除されると例外処理を開始します。ウォッチドッグタイマのオーバーフローによってもリセットされ、例外処理を開始します。例外処理は $\overline{\text{RES}}$ 端子による例外処理と同一です。

- トラップ命令による例外処理

TRAP命令の実行により開始されます。TRAP命令は命令コード中で指定した0～3のベクタ番号により異なるベクタアドレスを生成します。トラップ命令による例外処理はCCRのIビットにかかわらずプログラム実行状態で常に受け付けられます。

- 割り込み例外処理

NMIを除く外部割り込み要求とアドレスブレークを除く内部割り込み要求はCCRのIビットによりマスクされ、Iビットが1の間保留されます。割り込み要求が発生すると、命令の実行終了時または例外処理終了時に例外処理を開始します。

3.1 例外処理要因とベクタアドレス

各例外処理要因のベクタアドレスと優先度は表 3.1 のとおりです。複数の割り込み要求が発生したときは優先度の高い方から処理されます。

3. 例外処理

表 3.1 例外処理要因とベクタアドレス

発生元	例外処理要因	ベクタ番号	ベクタアドレス	優先度
RES 端子 ウォッチドッグタイマ	リセット	0	H'0000 ~ H'0001	高   低
	システム予約	1~6	H'0002 ~ H'000D	
外部割り込み端子	NMI	7	H'000E ~ H'000F	
CPU	トラップ命令 #0	8	H'0010 ~ H'0011	
	トラップ命令 #1	9	H'0012 ~ H'0013	
	トラップ命令 #2	10	H'0014 ~ H'0015	
	トラップ命令 #3	11	H'0016 ~ H'0017	
アドレスブレーク	ブレーク条件成立	12	H'0018 ~ H'0019	
CPU	スリープ命令の実行による直接遷移	13	H'001A ~ H'001B	
外部割り込み端子	IRQ0	14	H'001C ~ H'001D	
	IRQ1	15	H'001E ~ H'001F	
	IRQ2	16	H'0020 ~ H'0021	
	IRQ3	17	H'0022 ~ H'0023	
	WKP	18	H'0024 ~ H'0025	
タイマ A	オーバフロー	19	H'0026 ~ H'0027	
	システム予約	20	H'0028 ~ H'0029	
タイマ W	インプットキャプチャ A / コンペアマッチ A インプットキャプチャ B / コンペアマッチ B インプットキャプチャ C / コンペアマッチ C インプットキャプチャ D / コンペアマッチ D オーバフロー	21	H'002A ~ H'002B	
タイマ V	コンペアマッチ A	22	H'002C ~ H'002D	
	コンペアマッチ B			
	オーバフロー			
SCI3	受信データフル 送信データエンプティ 送信終了 受信エラー	23	H'002E ~ H'002F	
IIC	データ転送終了 アドレス不一致 停止条件検出	24	H'0030 ~ H'0031	
A/D 変換器	A/D 変換終了	25	H'0032 ~ H'0033	

3.2 レジスタの説明

割り込みを制御するには以下のレジスタがあります。

- 割り込みエッジセレクトレジスタ1 (IEGR1)
- 割り込みエッジセレクトレジスタ2 (IEGR2)
- 割り込みイネーブルレジスタ1 (IENR1)
- 割り込みフラグレジスタ1 (IRR1)
- ウェイクアップ割り込みフラグレジスタ (IWPR)

3.2.1 割り込みエッジセレクトレジスタ 1 (IEGR1)

IEGR1 は $\overline{\text{NMI}}$ 、 $\overline{\text{IRQ3}} \sim \overline{\text{IRQ0}}$ 端子の割り込み要求を発生させるエッジの方向を選択します。

ビット	ビット名	初期値	R/W	説明
7	NMIEG	0	R/W	NMI エッジセレクト 0: $\overline{\text{NMI}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{NMI}}$ 端子入力の立ち上がりエッジを検出
6		1		リザーブビットです。読み出すと常に 1 が読み出されます。
5		1		
4		1		
3	IEG3	0	R/W	IRQ3 エッジセレクト 0: $\overline{\text{IRQ3}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{IRQ3}}$ 端子入力の立ち上がりエッジを検出
2	IEG2	0	R/W	IRQ2 エッジセレクト 0: $\overline{\text{IRQ2}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{IRQ2}}$ 端子入力の立ち上がりエッジを検出
1	IEG1	0	R/W	IRQ1 エッジセレクト 0: $\overline{\text{IRQ1}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{IRQ1}}$ 端子入力の立ち上がりエッジを検出
0	IEG0	0	R/W	IRQ0 エッジセレクト 0: $\overline{\text{IRQ0}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{IRQ0}}$ 端子入力の立ち上がりエッジを検出

3. 例外処理

3.2.2 割り込みエッジセレクトレジスタ 2 (IEGR2)

IEGR2 は $\overline{\text{ADTRG}}$ 端子、 $\overline{\text{WKP5}}$ ~ $\overline{\text{WKP0}}$ 端子の割り込み要求を発生させるエッジの方向を選択します。

ビット	ビット名	初期値	R/W	説明
7		1		リザーブビットです。読み出すと常に 1 が読み出されます。
6		1		
5	WPEG5	0	R/W	WKP5 エッジセレクト 0: $\overline{\text{WKP5}}$ 端子 ($\overline{\text{ADTRG}}$ 端子) 入力の立ち下がりエッジを検出 1: $\overline{\text{WKP5}}$ 端子 ($\overline{\text{ADTRG}}$ 端子) 入力の立ち上がりエッジを検出
4	WPEG4	0	R/W	WKP4 エッジセレクト 0: $\overline{\text{WKP4}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{WKP4}}$ 端子入力の立ち上がりエッジを検出
3	WPEG3	0	R/W	WKP3 エッジセレクト 0: $\overline{\text{WKP3}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{WKP3}}$ 端子入力の立ち上がりエッジを検出
2	WPEG2	0	R/W	WKP2 エッジセレクト 0: $\overline{\text{WKP2}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{WKP2}}$ 端子入力の立ち上がりエッジを検出
1	WPEG1	0	R/W	WKP1 エッジセレクト 0: $\overline{\text{WKP1}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{WKP1}}$ 端子入力の立ち上がりエッジを検出
0	WPEG0	0	R/W	WKP0 エッジセレクト 0: $\overline{\text{WKP0}}$ 端子入力の立ち下がりエッジを検出 1: $\overline{\text{WKP0}}$ 端子入力の立ち上がりエッジを検出

3.2.3 割り込みイネーブルレジスタ 1 (IENR1)

IENR1 は直接遷移割り込み、タイマ A オーバフロー割り込みおよび外部端子割り込みをイネーブルにします。

ビット	ビット名	初期値	R/W	説明
7	IENDT	0	R/W	直接遷移割り込み要求イネーブル このビットを 1 にセットすると直接遷移割り込み要求がイネーブルになります。
6	IENTA	0	R/W	タイマ A 割り込み要求イネーブル このビットを 1 にセットするとタイマ A のオーバフロー割り込み要求がイネーブルになります。
5	IENWP	0	R/W	ウェイクアップ割り込み要求イネーブル このビットは $\overline{WKP5} - \overline{WKP0}$ 端子共通のイネーブルビットで、1 にセットすると割り込み要求がイネーブルになります。
4		1		リザーブビットです。読み出すと常に 1 が読み出されます。
3	IEN3	0	R/W	IRQ3 割り込み要求イネーブル このビットを 1 にセットすると $\overline{IRQ3}$ 端子の割り込み要求がイネーブルになります。
2	IEN2	0	R/W	IRQ2 割り込み要求イネーブル このビットを 1 にセットすると $\overline{IRQ2}$ 端子の割り込み要求がイネーブルになります。
1	IEN1	0	R/W	IRQ1 割り込み要求イネーブル このビットを 1 にセットすると $\overline{IRQ1}$ 端子の割り込み要求がイネーブルになります。
0	IEN0	0	R/W	IRQ0 割り込み要求イネーブル このビットを 1 にセットすると $\overline{IRQ0}$ 端子の割り込み要求がイネーブルになります。

割り込みイネーブルレジスタをクリアすることにより割り込み要求をディスエーブルにする場合、または割り込みフラグレジスタをクリアする場合は、割り込み要求をマスクした状態 (I=1) で行ってください。 I=0 の状態で上記の操作を行うと、命令の実行と当該割り込み要求の発生が競合した場合には、当該操作命令の実行終了時に発生した割り込み要求に対応する例外処理を実行します。

3. 例外処理

3.2.4 割り込みフラグレジスタ 1 (IRR1)

IRR1 は直接遷移割り込み、タイマ A オーバフロー割り込み、IRQ3 ~ IRQ0 割り込み要求ステータスフラグレジスタです。

ビット	ビット名	初期値	R/W	説明
7	IRRDT	0	R/W	直接遷移割り込み要求フラグ [セット条件] SYSCR2のDTONに1をセットした状態でスリープ命令を実行し直接遷移したとき [クリア条件] 0をライトしたとき
6	IRRTA	0	R/W	タイマ A 割り込み要求フラグ [セット条件] タイマ A がオーバーフローしたとき [クリア条件] 0をライトしたとき
5		1		リザーブビットです。読み出すと常に1が読み出されます。
4		1		
3	IRRI3	0	R/W	IRQ3 割り込み要求フラグ [セット条件] IRQ3 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
2	IRRI2	0	R/W	IRQ2 割り込み要求フラグ [セット条件] IRQ2 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
1	IRRI1	0	R/W	IRQ1 割り込み要求フラグ [セット条件] IRQ1 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
0	IRRI0	0	R/W	IRQ0 割り込み要求フラグ [セット条件] IRQ0 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき

3.2.5 ウェイクアップ割り込みフラグレジスタ (IWPR)

IWPR は $\overline{\text{WKP5}}$ ~ $\overline{\text{WKP0}}$ 端子の割り込み要求ステータスフラグレジスタです。

ビット	ビット名	初期値	R/W	説明
7		1		リザーブビットです。読み出すと常に1が読み出されます。
6		1		
5	IWPF5	0	R/W	WKP5 割り込み要求フラグ [セット条件] WKP5 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
4	IWPF4	0	R/W	WKP4 割り込み要求フラグ [セット条件] $\overline{\text{WKP4}}$ 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
3	IWPF3	0	R/W	WKP3 割り込み要求フラグ [セット条件] $\overline{\text{WKP3}}$ 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
2	IWPF2	0	R/W	WKP2 割り込み要求フラグ [セット条件] WKP2 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
1	IWPF1	0	R/W	WKP1 割り込み要求フラグ [セット条件] $\overline{\text{WKP1}}$ 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき
0	IWPF0	0	R/W	WKP0 割り込み要求フラグ [セット条件] $\overline{\text{WKP0}}$ 端子が割り込み入力に設定され、指定されたエッジを検出したとき [クリア条件] 0をライトしたとき

3.3 リセット例外処理

$\overline{\text{RES}}$ 端子が Low レベルになると実行中の処理はすべて打ち切れ、LSI はリセット状態になります。リセットによって CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化されます。電源投入時は本 LSI を確実にリセットするため、クロック発振器の発振が安定するまで $\overline{\text{RES}}$ 端子を Low レベルに保持してください。動作中にリセットする場合は最低 10 システムクロックの間 $\overline{\text{RES}}$ 端子を Low レベルに保持してください。 $\overline{\text{RES}}$ 端子が一定期間 Low レベルの後 High レベルになるとリセット例外処理を開始します。リセット例外処理シーケンスを図 3.1 に示します。リセット例外処理のシーケンスは以下のとおりです。

1. コンディションコードレジスタ (CCR) の I ビットをセットします。
2. CPU はリセット例外処理ベクタアドレス (H'0000 ~ H'0001) を生成し、そのアドレスのデータをスタートアドレスとしてプログラムカウンタ (PC) に転送してプログラムの実行を開始します。

3.4 割り込み例外処理

3.4.1 外部割り込み要求

外部割り込み要求には、NMI、IRQ3 ~ IRQ0、WKP 割り込み要求があります。

(1) NMI 割り込み要求

NMI 割り込み要求は $\overline{\text{NMI}}$ 端子の入力エッジにより発生します。検出するエッジの方向は IEGR1 の NMIEG により選択できます。NMI 割り込み要求は最優先の割り込み要求で、CCR の I ビットの値にかかわらず常に受け付けられます。

(2) IRQ3 ~ IRQ0 割り込み要求

IRQ3 ~ IRQ0 割り込み要求は $\overline{\text{IRQ3}} \sim \overline{\text{IRQ0}}$ 端子の入力エッジにより発生します。これらの割り込み要求には異なる割り込みベクタが割り当てられています。検出するエッジの方向は IEGR1 の IEG3 ~ IEG0 よって各端子独立に選択できます。 $\overline{\text{IRQ3}} \sim \overline{\text{IRQ0}}$ 端子が PMR1 によって割り込み要求入力に設定された状態で指定されたエッジを検出すると、IRR1 の対応するビットが 1 にセットされ CPU に対して割り込みを要求します。これらの割り込み要求は IENR1 の IEN3 ~ IEN0 により禁止できます。

(3) WKP 割り込み要求

WKP 割り込み要求は $\overline{\text{WKP5}} \sim \overline{\text{WKP0}}$ 端子の入力エッジにより発生します。これらの割り込み要求のベクタアドレスは同一です。検出するエッジの方向は IEGR2 の WPEG5 ~ WPEG0 よって各端子独立に選択できます。 $\overline{\text{WKP5}} \sim \overline{\text{WKP0}}$ 端子が PMR5 によって割り込み要求入力に設定された状態で指定されたエッジを検出すると IWPR の対応するビットが 1 にセットされ CPU に対して割り込みを要求します。これらの割り込み要求は IENR1 の IENWP により禁止できます。




図 3.1 リセット例外処理シーケンス

3. 例外処理

3.4.2 内部割り込み要求

各内蔵周辺モジュールには割り込み要求ステータスフラグとこれらの割り込みイネーブルビットがあります。タイマA割り込み要求と SLEEP 命令実行によって発生する直接遷移割り込みについてはこの機能は IRR1、IENR1 に含まれています。内蔵周辺モジュールからの割り込み要求が発生すると対応する割り込み要求ステータスフラグが 1 にセットされ CPU に対して割り込みを要求します。これらの割り込み要求は対応するイネーブルビットを 0 にクリアすることにより禁止できます。

3.4.3 割り込み処理シーケンス

割り込み要求は割り込みコントローラによって制御されます。割り込み動作は以下のとおりです。

1. NMIあるいは割り込みイネーブルビットが1にセットされている割り込み要因が発生すると、割り込みコントローラに対して割り込み要求信号が送られます。
2. 複数の割り込み要求が発生している場合、割り込みコントローラはCPUに対して表3.1にしたがってその時点で最も優先度の高い割り込み処理を要求します。その他は保留となります。
3. CPUは割り込み要求がNMIまたはアドレスブレークであればIビットにかかわらず受け付けます。それ以外の割り込み要求はCCRのIビットがクリアされていれば受け付けますが、Iビットがセットされている間は保留します。
4. CPUが割り込み要求を受け付けると、実行中の命令を実行した後、割り込み例外処理を開始します。まず、PCとCCRの値をスタック領域にスタックします。このときのスタックの状態を図3.2に示します。スタックされるPCの値はリターン後に実行する最初の命令のアドレスです。
5. 次にCCRのIビットを1にセットします。これにより、NMIとアドレスブレークを除く割り込み要求がマスクされます。なお、Iビットの値はリターン時のアンスタックによりCCRの他のビットと共に例外処理開始前の値に戻ります。
6. この後CPUは受け付けた割り込み要求に対応するベクタアドレスを生成し、そのアドレスのデータを割り込み処理ルーチンのスタートアドレスとしてPCに転送して割り込み処理を開始します。

プログラム領域を内蔵 ROM に、スタック領域を内蔵 RAM にとった場合の割り込み要求シーケンスを図 3.3 に示します。




図 3.2 割り込み例外処理終了後のスタック状態

3.4.4 割り込み応答時間

割り込み要求フラグがセットされた後、割り込み要求処理ルーチンの先頭命令を実行するまでの待ちステート数を表 3.2 に示します。

表 3.2 割り込み要求待ちステート数

項目	ステート数	合計
実行中の命令終了時の待ち時間*	1 ~ 13	15 ~ 27
PC、CCR のスタック	4	
ベクタフェッチ	2	
命令フェッチ	4	
内部処理	4	

【注】 * EEPMOV 命令は除きます。

3. 例外処理




図 3.3 割り込み要求シーケンス

3.5 使用上の注意事項

3.5.1 リセット直後の割り込み要求

リセット直後、スタックポインタ (SP) を初期化する前に CPU が割り込み要求を受け付けると、PC と CCR の退避が正常に行われずプログラムの暴走の原因となります。これを防ぐため、リセット例外処理直後は NMI を含むすべての割り込み要求が禁止されプログラムの先頭 1 命令を必ず実行するようになっていますので、プログラムの先頭で SP を初期化してください (例: MOV.W #xx:16, SP)。

3.5.2 スタック領域のアクセス

ワードデータをアクセスする場合はアドレスの最下位ビットは 0 とみなされます。スタック領域のアクセスは、スタックポインタ (SP: R7) が奇数ならないよう常にワードサイズで行ってください。(例: 「PUSH Rn (MOV.W Rn, @-SP)」または「POP Rn (MOV.W @SP+, Rn)」)

3.5.3 ポートモードレジスタを書き換える際の注意事項

ポートモードレジスタを書き換えて外部割り込み要求端子 $\overline{\text{IRQ}}_3 \sim \overline{\text{IRQ}}_0$ 、 $\overline{\text{WKP}}_5 \sim \overline{\text{WKP}}_0$ の機能を変更するとき割り込み要求フラグが 1 にセットされることがあります。端子機能を切り替える場合は、割り込み要求を禁止した状態でポートモードレジスタを書き換え、少なくとも 1 命令 (NOP 命令で可) 実行してから、割り込み要求フラグをクリアしてください。ポートモードレジスタの操作と割り込み要求フラグのクリアの手順を図 3.4 に示します。

3. 例外処理




図 3.4 ポートモードレジスタ操作と割り込み要求フラグのクリア手順

4. アドレスブレイク

アドレスブレイクはオンボードによるプログラムデバッグを容易にする機能を提供します。アドレスブレイクは、設定されたブレイク条件が成立するとアドレスブレイク割り込み要求を発生します。この割り込み要求はCCRのIビットの影響を受けません。設定できるブレイク条件には特定アドレスの命令実行、特定アドレスのアクセスとデータの組み合わせ等があります。また、アドレスブレイク機能により、プログラム上のバグの箇所の実行開始を検出し修正プログラムへ分岐するなどの応用が可能です。アドレスブレイクのブロック図を図4.1に示します。




図 4.1 アドレスブレイクブロック図

4. アドレスブレイク

4.1 レジスタの説明

アドレスブレイクには以下のレジスタがあります。

- アドレスブレイクコントロールレジスタ (ABRKCR)
- アドレスブレイクステータスレジスタ (ABRKSr)
- ブレイクアドレスレジスタ (BARH、BARL)
- ブレイクデータレジスタ (BDRH、BDRL)

4.1.1 アドレスブレイクコントロールレジスタ (ABRKCR)

ABRKCR はアドレスブレイクの条件設定を行います。

ビット	ビット名	初期値	R/W	説明
7	RTINTE	1	R/W	RTE 割り込みイネーブル 0 の時 RTE 命令実行直後の割り込みをマスクし、必ず 1 命令実行します。1 のときは割り込みはマスクされません。
6	CSEL1	0	R/W	コンディションセレクト 1 ~ 0 アドレスブレイクの条件を設定します。 00 : 命令実行サイクル 01 : CPU データリードサイクル 10 : CPU データライトサイクル 11 : CPU データリード/ライトサイクル
5	CSEL0	0	R/W	
4	ACMP2	0	R/W	アドレスコンペア 2 ~ 0 BAR と内部アドレスバスの比較条件を設定します。 000 : 16 ビット比較します。 001 : 上位 12 ビット比較します。 010 : 上位 8 ビット比較します。 011 : 上位 4 ビット比較します。 1XX : 予約 (設定しないでください。)
3	ACMP1	0	R/W	
2	ACMP0	0	R/W	
1	DCMP1	0	R/W	データコンペア 1 ~ 0 BDR と内部データバスの比較条件を設定します。 00 : データを比較しません。 01 : BDRL とデータバス下位 8 ビットを比較します。 10 : BDRH とデータバス上位 8 ビットを比較します。 11 : BDR とデータバス 16 ビットを比較します。
0	DCMP0	0	R/W	

【注】 X : Don't care

なお、データリードサイクルまたはデータライトサイクルでアドレスブ레이크を設定する場合、アクセスサイズとデータバス幅の組み合わせにより使用するデータバスが異なりますので注意してください。表 4.1 にそれぞれのアクセスと使用するデータバスの対応を示します。データバス幅 8 ビットの I/O レジスタ空間をワードアクセスした場合、バイトアクセスを 2 回発生します。各レジスタのデータバス幅については「19.1 レジスタアドレス一覧」を参照してください。

表 4.1 使用するデータバス

	ワードアクセス		バイトアクセス	
	偶数アドレス	奇数アドレス	偶数アドレス	奇数アドレス
ROM 空間	上位 8 ビット	下位 8 ビット	上位 8 ビット	上位 8 ビット
RAM 空間	上位 8 ビット	下位 8 ビット	上位 8 ビット	上位 8 ビット
データバス幅 8 ビットの I/O レジスタ	上位 8 ビット	上位 8 ビット	上位 8 ビット	上位 8 ビット
データバス幅 16 ビットの I/O レジスタ	上位 8 ビット	下位 8 ビット		

4.1.2 アドレスブ레이크ステータスレジスタ (ABRKSR)

ABRKSR はアドレスブ레이크の割り込み要求フラグとそのイネーブルビットで構成されます。

ビット	ビット名	初期値	R/W	説明
7	ABIF	0	R/W	アドレスブ레이크割り込みフラグ 〔セット条件〕 ABRKCR で設定された条件が成立した場合。 〔クリア条件〕 1 の状態をリードした後、0 をライトしたとき。
6	ABIE	0	R/W	アドレスブ레이크割り込みイネーブル 1 のときアドレスブ레이크割り込み要求をイネーブルにします。
5~0		すべて 1		リザーブビットです。リードすると常に 1 が読み出されます。

4.1.3 ブ레이크アドレスレジスタ (BARH、BARL)

BARH、BARL はアドレスブ레이크割り込みを発生させるためのアドレスを設定する 16 ビットのリード/ライト可能なレジスタです。アドレスブ레이크の条件を命令実行サイクルに設定する場合は命令の第 1 バイトのアドレスを設定してください。このレジスタの初期値は H'FFFF です。

4.1.4 ブ레이크データレジスタ (BDRH、BDRL)

BDRH、BDRL はアドレスブ레이크割り込みを発生させるためのデータを設定する 16 ビットのリード/ライト可能なレジスタです。BDRH は上位 8 ビットのデータバスと比較されます。BDRL は下位 8 ビットのデータバスと比較されます。メモリまたはレジスタをバイトアクセスする時は偶数アドレス、奇数アドレスともにデータ転送に上位 8 ビットのデータバスが使用されます。したがって、バイトアクセスでは比較データは常に BDRH に設定してください。また、ワードアクセスでは、アドレスによって使用されるデータバスが異なりま

4. アドレスブレーク

す。詳細は「4.1.1 アドレスブレークコントロールレジスタ (ABRKCR)」を参照してください。このレジスタの初期値は不定です。

4.2 動作説明

アドレスブレーク機能は、ABRKSR の ABIF が 1 にセットされ、ABRKSR の ABIE が 1 にセットされているとき、CPU に対して割り込み要求を発生します。ここで ABRKSR の ABIF は、BAR に設定されたアドレス、BDR に設定されたデータ、および ABRKCR に設定された条件の組み合わせで、1 にセットされます。割り込み要求が受け付けられると、そのとき実行中の命令が終了した後、割り込み例外処理を起動します。なお、アドレスブレーク割り込みは CPU の CCR の I ビットによってマスクされません。

アドレスブレーク割り込みの設定による動作例を図 4.2 に示します。




図 4.2 アドレスブレーク割り込み動作例 (1)




図 4.2 アドレスブレイク割り込み動作例 (2)

4.3 使用上の注意事項

条件付分岐命令の次命令にアドレスブレイクを設定し、分岐命令が条件不成立で設定した命令が実行された場合 (図 4.3)、アドレスブレイク割り込み要求が発生しませんのでご注意ください。このため、アドレスブレイクは条件付分岐命令の次命令に設定しないでください。




図 4.3 分岐命令で条件不成立だった場合の動作

4. アドレスブレーク

アドレスブレークを設定した命令を実行する前に、他の割り込み要求を受け付けた場合、アドレスブレーク割り込み例外処理は行いませんが、ABIFが1にセットされてしまいます(図4.4)。このため、ABIFのリードはアドレスブレーク割り込み例外処理中に行ってください。




図 4.4 アドレスブレーク設定命令で他の割り込みを受け付けた場合の動作

5. クロック発振器

クロック発生回路は、システムクロック発振器、デューティ補正回路、システムクロック分周器からなるシステムクロック発生回路と、サブクロック発振器、サブクロック分周器からなるサブクロック発生回路で構成されています。図 5.1 にクロック発生回路のブロック図を示します。




図 5.1 クロック発生回路のブロック図

システムクロック およびサブクロック $_{SUB}$ は、CPU および周辺機能を動作させるための基準クロックです。システムクロックはプリスケータ S によって $_{/8192} \sim _{/2}$ に分周され、サブクロックはプリスケータ W によって $_{w/128} \sim _{w/8}$ に分周され、それぞれ各周辺モジュールに供給されます。

5.1 システムクロック発振器

システムクロックを供給する方法には水晶発振子またはセラミック発振子を接続する方法と、外部クロックを入力する方法があります。システムクロック発振器のブロック図を図 5.2 に示します。




図 5.2 システムクロック発振器のブロック図

5.1.1 水晶発振子を接続する方法

水晶発振子の接続例を図 5.3 に示します。水晶発振子は AT カット並列共振形を使用してください。図 5.4 に水晶発振子の等価回路を示します。発振子は表 5.1 に示す特性のものを使用してください。




図 5.3 水晶発振子の接続例




図 5.4 水晶発振子の等価回路

表 5.1 水晶発振子のパラメータ

周波数 (MHz)	2	4	8	10	16
Rs (max)	500	120	80	60	50
Co (max)	7pF				

5.1.2 セラミック発振子を接続する方法

セラミック発振子の接続例を図 5.5 に示します。




図 5.5 セラミック発振子の接続例

5.1.3 外部クロックを入力する方法

外部クロックを OSC1 端子に入力し、OSC2 端子をオープン状態にします。接続例を図 5.6 に示します。外部クロックのデューティは 45% ~ 55% としてください。




図 5.6 外部クロックを入力する場合の接続例

5. クロック発振器

5.2 サブクロック発振器

サブクロック発振器のブロック図を図 5.7 に示します。




図 5.7 サブクロック発振器ブロック図

5.2.1 32.768kHz 水晶発振子を接続する方法

サブクロック分周器へクロックを供給するには、図 5.8 に示すように 32.768kHz の水晶発振子を接続します。図 5.9 に 32.768kHz 水晶発振子の等価回路を示します。




図 5.8 32.768kHz 水晶発振子の接続例




図 5.9 32.768kHz 水晶発振子の等価回路

5.2.2 サブクロックを使用しない場合の端子処理

サブクロックを必要としない場合には、図 5.10 に示すように X1 端子を V_{CL} または V_{SS} に接続し、X2 端子をオープンとしてください。




図 5.10 サブクロックを必要としない場合の端子処理

5.3 プリスケアラ

5.3.1 プリスケアラ S

プリスケアラ S は、システムクロック () を入力クロックとする 13 ビットのカウンタで、分周した出力を内蔵周辺モジュールの内部クロックとして使用します。リセット時、プリスケアラ S は H'0000 にイニシャライズされ、リセット解除後、カウントアップを開始します。スタンバイモード、サブアクティブモード、およびサブスリープモードでは、システムクロック発振器が停止するためプリスケアラ S の動作も停止します。このとき、プリスケアラ S は H'0000 にイニシャライズされません。CPU からはアクセスできません。

プリスケアラ S の出力は、各種内蔵周辺機能で共用しており、分周比は各内蔵周辺機能で独立に設定できます。なお、アクティブモードおよびスリープモードではプリスケアラ S のクロック入力は SYSCR2 の MA2 ~ MA0 で設定した分周比のシステムクロックとなります。

5.3.2 プリスケアラ W

プリスケアラ W は 32.768kHz を 4 分周したクロックを入力とする 5 ビットのカウンタで、分周した出力はタイマ A の時計用タイムベース動作に使用します。リセット時、プリスケアラ W は H'00 にイニシャライズされ、リセット解除後カウントアップを開始し、スタンバイモード、サブアクティブモード、サブスリープモードでも動作を継続します。プリスケアラ W は、TMA の TMA3、TMA2 を各々 1、1 に設定することでリセットできます。

5.4 使用上の注意事項

5.4.1 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振回路の回路定数は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカーと充分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないような設計を行ってください。

5.4.2 ボード設計上の注意事項

水晶発振子（セラミック発振子）を使用する場合は、発振子および負荷容量をできるだけ OSC1、OSC2 端子の近くに配置してください。また、発振回路の近くには他の信号線を通過させないでください（図 5.11）。誘導により正しい発振ができなくなる場合があります。




図 5.11 発振回路のボード設計に関する注意事項

6. 低消費電力モード

リセット解除後の動作モードには、通常のアクティブモードの他に消費電力を著しく低下させる4種類の低消費電力モードがあります。このほか、内蔵モジュールの機能を選択的に停止させて消費電力を低減させるモジュールスタンバイ機能があります。

- アクティブモード

CPUおよび内蔵周辺モジュールがシステムクロックで動作します。システムクロックの周波数はギア機能により osc 、 $osc/8$ 、 $osc/16$ 、 $osc/32$ 、 $osc/64$ の中から選択できます。

- サブアクティブモード

CPUおよび内蔵周辺モジュールがサブクロックで動作します。サブクロックの周波数は $w/2$ 、 $w/4$ 、 $w/8$ の中から選択できます。

- スリープモード

CPUが動作を停止し、内蔵周辺モジュールがシステムクロックで動作します。

- サブスリープモード

CPUが動作を停止し、内蔵周辺モジュールがサブクロックで動作します。

- スタンバイモード

CPUおよびすべての内蔵周辺モジュールが動作を停止します。ただし、タイマAは時計用タイムベースの機能が選択されているときは動作します。

- モジュールスタンバイ機能

上記動作モードとは独立に、使用しない内蔵周辺モジュールの動作をモジュール単位で停止させることにより消費電力を低減させることができます。

6. 低消費電力モード

6.1 レジスタの説明

低消費電力モードに関連するレジスタには以下のレジスタがあります。

- システムコントロールレジスタ1 (SYSCR1)
- システムコントロールレジスタ2 (SYSCR2)
- モジュールスタンバイコントロールレジスタ1 (MSTCR1)

6.1.1 システムコントロールレジスタ 1 (SYSCR1)

SYSCR1 は SYSCR2 とともに低消費電力モードの制御を行います。

ビット	ビット名	初期値	R/W	説明
7	SSBY	0	R/W	ソフトウェアスタンバイ SLEEP 命令実行後の遷移先を選択します。 0: スリープモードあるいはサブスリープモードに遷移 1: スタンバイモードに遷移 詳細は表 6.2 を参照してください。
6	STS2	0	R/W	スタンバイタイムセレクト 2~0 スタンバイモード、サブアクティブモード、サブスリープモードからアクティブモード、スリープモードに遷移する際、システムクロック発振器が発振を開始してからクロックを供給するまでの待機ステート数を設定します。動作周波数に応じて待機時間が 6.5ms 以上となるように設定してください。設定値と待機ステート数の関係は表 6.1 のとおりです。 外部クロックを使用する場合は最小値 (STS2=STS1=STS0=1) を推奨します。
5	STS1	0	R/W	
4	STS0	0	R/W	
3	NESEL	0	R/W	ノイズ除去サンプリング周波数選択 サブクロック発振器はウォッチクロック w を生成し、システムクロック発振器は OSC クロック osc を生成しています。本ビットは、ウォッチクロック w をサンプリングするときの OSC クロックのサンプリング周波数を選択します。 $osc = 2 \sim 10\text{MHz}$ のときは、0 を設定してください。 0: osc の 16 分周クロックでサンプリング 1: osc の 4 分周クロックでサンプリング
2		0		リザーブビットです。読み出すと常に 0 が読み出されます。
1		0		
0		0		

表 6.1 動作周波数と待機時間

ビット			待機ステート数	動作周波数						
STS2	STS1	STS0		16MHz	10MHz	8MHz	4MHz	2MHz	1MHz	0.5MHz
0	0	0	8,192 ステート	0.5	0.8	1.0	2.0	4.1	8.1	16.4
0	0	1	16,384 ステート	1.0	1.6	2.0	4.1	8.2	16.4	32.8
0	1	0	32,768 ステート	2.0	3.3	4.1	8.2	16.4	32.8	65.5
0	1	1	65,536 ステート	4.1	6.6	8.2	16.4	32.8	65.5	131.1
1	0	0	131,072 ステート	8.2	13.1	16.4	32.8	65.5	131.1	262.1
1	0	1	1,024 ステート	0.06	0.10	0.13	0.26	0.51	1.02	2.05
1	1	0	128 ステート	0.00	0.01	0.02	0.03	0.06	0.13	0.26
1	1	1	16 ステート	0.00	0.00	0.00	0.00	0.01	0.02	0.03

【注】時間の単位は ms です。

6.1.2 システムコントロールレジスタ 2 (SYSCR2)

SYSCR2 は SYSCR1 とともに低消費電力モードの制御を行います。

ビット	ビット名	初期値	R/W	説明
7	SMSEL	0	R/W	スリープモード選択
6	LSON	0	R/W	ロースピードオンフラグ
5	DTON	0	R/W	ダイレクトトランスファオンフラグ
				これらのビットは SYSCR1 の SSBY とともに SLEEP 命令実行後の遷移先を選択します。詳細は表 6.2 を参照してください。
4	MA2	0	R/W	アクティブモードクロックセレクト 2-0
3	MA1	0	R/W	アクティブモードおよびスリープモードの動作クロック周波数を選択します。
2	MA0	0	R/W	クロックは SLEEP 命令実行後、設定した周波数に切り替わります。 0XX: osc 100: osc/8 101: osc/16 110: osc/32 111: osc/64
1	SA1	0	R/W	サブアクティブモードクロックセレクト 1-0
0	SA0	0	R/W	サブアクティブモードおよびサブスリープモードの動作クロック周波数を選択します。クロックは SLEEP 命令実行後、設定した周波数に切り替わります。 00 : w/8 01 : w/4 1X : w/2

【注】X : Don't care

6. 低消費電力モード

6.1.3 モジュールスタンバイコントロールレジスタ 1 (MSTCR1)

MSTCR1 は内蔵周辺モジュールをモジュール単位でスタンバイ状態にします。

ビット	ビット名	初期値	R/W	説明
7		0		リザーブビットです。読み出すと常に0が読み出されます。
6	MSTIIC	0	R/W	IIC モジュールスタンバイ このビットが1のとき IIC はスタンバイ状態になります。
5	MSTS3	0	R/W	SCI3 モジュールスタンバイ このビットが1のとき SCI3 はスタンバイ状態になります。
4	MSTAD	0	R/W	A/D 変換器モジュールスタンバイ このビットが1のとき A/D 変換器はスタンバイ状態になります。
3	MSTWD	0	R/W	ウォッチドッグタイマモジュールスタンバイ このビットが1のときウォッチドッグタイマはスタンバイ状態になります(ただし、ウォッチドッグタイマのカウントクロックに内部発振器を選択した場合は、このビットの設定にかかわらずウォッチドッグタイマは動作します)。
2	MSTTW	0	R/W	タイマ W モジュールスタンバイ このビットが1のときタイマ W はスタンバイ状態になります。
1	MSTTV	0	R/W	タイマ V モジュールスタンバイ このビットが1のときタイマ V はスタンバイ状態になります。
0	MSTTA	0	R/W	タイマ A モジュールスタンバイ このビットが1のときタイマ A はスタンバイ状態になります。

6.2 モード間遷移と LSI の状態

図 6.1 に可能なモード間遷移を示します。プログラム実行状態からプログラム停止状態へは SLEEP 命令の実行によって遷移します。プログラム停止状態からプログラム実行状態へは割り込みによって復帰します。プログラム実行状態であるアクティブモードとサブアクティブモードの間ではプログラムの実行を停止することなく直接遷移することもできます。また、アクティブモードからアクティブモード、サブアクティブモードからサブアクティブモードへ直接遷移することにより、同一モードで動作周波数を変更することができます。RES 入力によりすべてのモードからリセット状態に遷移します。表 6.2 に SLEEP 命令実行時の各モードへの遷移条件と割り込みによる復帰先を、表 6.3 に各動作モードでの LSI の内部状態を示します。




図 6.1 モード遷移図

表 6.2 SLEEP 命令実行後の状態と割り込みによる復帰先

DTON	SSBY	SMSSEL	LSON	SLEEP 命令実行後の状態	割り込みによる復帰先
0	0	0	0	スリープモード	アクティブモード
0	0	0	1	スリープモード	サブアクティブモード
0	0	1	0	サブスリープモード	アクティブモード
0	0	1	1	サブスリープモード	サブアクティブモード
0	1	X	X	スタンバイモード	アクティブモード
1	X	0*	0	アクティブモード (直接遷移)	X
1	X	X	1	サブアクティブモード (直接遷移)	

【注】 X : Don't care

* SMSSEL=1 で状態遷移を行った場合、タイマ V、SCI3、A/D 変換器はリセットされ、各レジスタの値は初期値に戻ります。アクティブモード遷移後に、これらの機能を使用する場合は、各レジスタの再設定が必要です。

6. 低消費電力モード

表 6.3 各動作モードでの LSI の状態

機能		アクティブ	スリープ	サブアクティブ	サブスリープ	スタンバイ
システムクロック発振器		動作	動作	停止	停止	停止
サブクロック発振器		動作	動作	動作	動作	動作
CPU	命令実行	動作	停止	動作	停止	停止
	レジスタ	動作	保持	動作	保持	保持
RAM		動作	保持	動作	保持	保持
I/O ポート		動作	保持	動作	保持	レジスタは保持、出力はハイインピーダンス
外部割り込み	IRQ3 ~ IRQ0	動作	動作	動作	動作	動作
	WKP5 ~ WKP0	動作	動作	動作	動作	動作
周辺モジュール	タイマ A	動作	動作	時計用タイムベース機能選択時は動作、インターバルタイマ選択時は保持		
	タイマ V	動作	動作	リセット	リセット	リセット
	タイマ W	動作	動作	保持 (カウントクロックに内部クロック を選択した場合、カウンタはサブクロックでカウントアップしません*)		保持
	ウォッチドッグタイマ	動作	動作	保持 (ただし、カウントクロックに内部発振器を選択した場合は動作します*)		
	SCI3	動作	動作	リセット	リセット	リセット
	IIC	動作	動作	保持*	保持	保持
	A/D 変換器	動作	動作	リセット	リセット	リセット

【注】* サブアクティブモードではレジスタのリード/ライトが可能です。

6.2.1 スリープモード

スリープモードではCPUの動作は停止しますが、内蔵周辺モジュールはSYSCR2のMA2、MA1、MA0で設定した周波数のクロックで動作します。CPUのレジスタの内容は保持されます。割り込み要求が発生するとスリープモードは解除され、割り込み例外処理を開始します。CCRのIビットが1のとき、または割り込みイネーブルビットにより割り込みがマスクされているとスリープモードは解除できません。解除後のモードはSYSCR2のLSONによって決まり、アクティブモードまたはサブアクティブモードへ遷移します。スリープモード中 $\overline{\text{RES}}$ 端子をLowレベルにするとスリープモードは解除されリセット状態に遷移します。

6.2.2 スタンバイモード

スタンバイモードではシステムクロック発振器が停止し、CPUおよび内蔵周辺モジュールが停止します。規定の電圧が与えられているかぎり、CPUのレジスタと一部の内蔵周辺モジュールの内部レジスタ、内蔵RAMのデータは保持されます。また、RAMデータ保持電圧で規定された電圧が供給されているかぎり、内蔵RAMのデータは保持されます。I/Oポートはハイインピーダンス状態となります。

スタンバイモードは割り込みによって解除されます。割り込み要求が発生するとシステムクロック発振器が発振を開始します。SYSCR1のSTS2～STS0で設定された時間が経過するとスタンバイモードが解除されて割り込み例外処理を開始します。CCRのIビットが1の場合、または割り込みイネーブルビットにより割り込みがマスクされているとスタンバイモードは解除できません。

スタンバイモードで $\overline{\text{RES}}$ 端子をLowレベルにするとシステムクロック発振器が発振を開始します。システムクロックの発振開始と同時にLSI全体にシステムクロックが供給されます。 $\overline{\text{RES}}$ 端子は必ずシステムクロックの発振が安定するまでLowレベルを保持してください。発振安定時間経過後 $\overline{\text{RES}}$ 端子をHighレベルにすると、CPUはリセット例外処理を開始します。

6.2.3 サブスリープモード

サブスリープモードではCPUは停止し、タイマA以外の内蔵周辺モジュールも停止します。規定の電圧が与えられている限り、CPUと一部の内蔵周辺モジュールの内部レジスタ、内蔵RAMの内容は保持され、I/Oポートは遷移前の状態を保持します。

サブスリープモードは割り込みによって解除されます。割り込み要求が発生するとサブスリープモードは解除され、割り込み例外処理を開始します。なお、CCRのIビットが1の場合、あるいは割り込み許可レジスタにより当該割り込みの受付が禁止されている場合は、サブスリープモードは解除されません。解除後のモードはSYSCR2のLSONによって決まり、アクティブモードまたはサブアクティブモードへ遷移します。アクティブモードへ遷移する場合はSYSCR1のSTS2～STS0に設定された発振安定待ち時間を経て遷移します。

サブスリープモードで $\overline{\text{RES}}$ 端子をLowレベルにすると、システムクロック発振器が発振を開始します。システムクロックの発振開始と同時にLSI全体にシステムクロックが供給されます。 $\overline{\text{RES}}$ 端子は必ずシステムクロックの発振が安定するまでLowレベルを保持してください。発振安定時間経過後 $\overline{\text{RES}}$ 端子をHighレベルにすると、CPUはリセット例外処理を開始します。

6.2.4 サブアクティブモード

サブアクティブモードの動作周波数は、SYSCR2のSA1、SA0により、ウォッチクロック（w）の2分周、4分周、8分周から選択できます。動作周波数はSLEEP命令実行後、SLEEP命令実行前に設定した周波数に切り替わります。

サブアクティブモードでSLEEP命令を実行すると、SYSCR1、SYSCR2の組み合わせによりスリープモード、サブスリープモード、スタンバイモード、アクティブモード、サブアクティブモードへ遷移します。

また、RES端子をLowレベルにするとシステムクロック発振器が発振を開始します。システムクロックの発振開始と同時にLSI全体にシステムクロックが供給されます。RES端子は必ずシステムクロックの発振が安定するまでLowレベルを保持してください。発振安定時間経過後RES端子をHighレベルにすると、CPUはリセット例外処理を開始します。

6.3 アクティブモードの動作周波数

アクティブモードはSYSCR2のMA2、MA1、MA0で設定した周波数のクロックによって動作します。動作周波数はSLEEP命令実行後に設定した周波数に切り替わります。

6.4 直接遷移

CPUがプログラムを実行している動作モードにはアクティブモードとサブアクティブモードがあります。直接遷移はこの2つの動作モード間でプログラムの実行を停止する事なく遷移します。SYSCR2のDTONを1にセットしてSLEEP命令を実行すると直接遷移します。アクティブモード、サブアクティブモードで動作周波数を変更する場合にも有効です。遷移後は直接遷移割り込み例外処理を開始します。割り込みイネーブルレジスタ1により直接遷移割り込みが禁止されている場合は直接遷移せず、スリープモードまたはサブスリープモードへ遷移します。CCRのIビットを1の状態で行うとスリープモードまたはサブスリープモードに遷移した後、割り込みによる解除ができませんので注意してください。

6.4.1 アクティブモードからサブアクティブモードへの直接遷移時間

SLEEP命令実行から割り込み例外処理が終わるまでの時間（直接遷移時間）は(1)の計算式で表されます。

$$\begin{aligned} \text{直接遷移時間} = & \{ (\text{SLEEP命令実行状態数}) + (\text{内部処理状態数}) \} \\ & \times (\text{遷移前の } t_{\text{cyc}}) + (\text{割り込み例外処理実行状態数}) \\ & \times (\text{遷移後の } t_{\text{subcyc}}) \dots\dots\dots(1) \end{aligned}$$

$$\begin{aligned} \text{〔例〕直接遷移時間} &= (2 + 1) \times t_{\text{osc}} + 14 \times 8t_{\text{w}} \\ &= 3t_{\text{osc}} + 112t_{\text{w}} \end{aligned}$$

（CPU動作クロック：osc w/8を選択した場合）

<記号説明>

- tosc : OSCクロックサイクル時間
- tw : ウォッチクロックサイクル時間
- tcyc : システムクロック（ ）サイクル時間
- tsubcyc : サブクロック（ SUB ）サイクル時間

6.4.2 サブアクティブモードからアクティブモードへの直接遷移時間

SLEEP 命令実行から割り込み例外処理が終わるまでの時間（直接遷移時間）は(2)の計算式で表されます。

$$\begin{aligned} \text{直接遷移時間} = & \{ (\text{SLEEP 命令実行状態数}) + (\text{内部処理状態数}) \} \\ & \times (\text{遷移前の } t_{\text{subcyc}}) + \{ (\text{STS2} \sim \text{STS0} \text{ で設定した待機時間}) \\ & + (\text{割り込み例外処理実行状態数}) \} \times (\text{遷移後の } t_{\text{cyc}}) \dots\dots\dots(2) \end{aligned}$$

$$\begin{aligned} \text{〔例〕直接遷移時間} &= (2 + 1) \times 8t_w + (8192 + 14) \times t_{\text{osc}} \\ &= 24 t_w + 8206t_{\text{osc}} \end{aligned}$$

（CPU 動作クロック： $w/8$ osc、待機時間：8192 ステートを選択した場合）

<記号説明>

- t_{osc} : OSC クロックサイクル時間
- t_w : ウォッチクロックサイクル時間
- t_{cyc} : システムクロック () サイクル時間
- t_{subcyc} : サブクロック ($_{\text{SUB}}$) サイクル時間

6.5 モジュールスタンバイ機能

モジュールスタンバイ機能はすべての周辺モジュールに対して設定可能です。モジュールスタンバイ状態に設定されたモジュールはクロックの供給が停止して低消費電力状態となります。MSTCR1 の各モジュールに対応したビットを 1 にセットするとそのモジュールはモジュールスタンバイ状態となり、クリアすると解除されます。

6.6 使用上の注意事項

サブクロックを使用しない状態（X1 端子を固定状態）で、SMSEL = 1 にしてサブスリープモードに遷移すると、その後割り込みによるアクティブモードに復帰できませんので注意してください。ポートを保持した状態での低消費電力モードを使用したい場合は X1、X2 端子にサブクロックを接続してください。

6. 低消費電力モード

7. ROM

フラッシュメモリ版に内蔵されている 32K バイトのフラッシュメモリの特長は以下のとおりです。

- 書き込み / 消去方式

書き込みは128バイト単位の同時書き込み方式です。消去はブロック単位で行います。フラッシュメモリは1Kバイト×4ブロックと28Kバイト×1ブロックに分割されています。全面消去を行う場合も1ブロックずつ消去してください。

- 書き換え回数

1000回まで書き換え可能です。

- オンボードプログラミング

内蔵ブートプログラムを起動して全面消去、書き込みを行うブートモードにより、オンボードでの書き込み/消去ができます。この他、通常のユーザモードでもオンボードで任意のブロックを消去し、書き換えることが可能です。

- ライタモード

オンボードプログラミングの他にPROMライターを用いて書き込み / 消去を行うライターモードがあります。

- ビットレート自動合わせ込み

ブートモードでデータ転送時、ホストの転送ビットレートと本LSIのビットレートを自動的に合わせ込みます。

- 書き込み / 消去プロテクト

ソフトウェアによりフラッシュメモリの書き込み / 消去に対するプロテクトを設定できます。

- 低消費電力モード

サブアクティブモードでは電源回路の一部の動作を停止させることができます。これによりフラッシュメモリを低消費電力で読み出すことができます。

7.1 ブロック構成

図 7.1 に 32K バイトフラッシュメモリのブロック構成を示します。太線枠は消去ブロックを表します。細線枠は書き込みの単位を表し、枠内の数値はアドレスを示します。フラッシュメモリは 1K バイト×4 ブロック、28K バイト×1 ブロックに分割されていて、消去はこの単位で行います。書き込みは下位アドレスが H'00 または H'80 で始まる 128 バイト単位で行います。

消去単位	H'0000	H'0001	H'0002	書き込み単位128バイト	H'007F
	H'0080	H'0081	H'0082		H'00FF
1Kバイト					
消去単位	H'0380	H'0381	H'0382	書き込み単位128バイト	H'03FF
	H'0400	H'0401	H'0402		H'047F
1Kバイト					
消去単位	H'0480	H'0481	H'0482	書き込み単位128バイト	H'04FF
1Kバイト					
消去単位	H'0780	H'0781	H'0782	書き込み単位128バイト	H'07FF
	H'0800	H'0801	H'0802		H'087F
1Kバイト					
消去単位	H'0880	H'0881	H'0882	書き込み単位128バイト	H'08FF
1Kバイト					
消去単位	H'0B80	H'0B81	H'0B82	書き込み単位128バイト	H'0BFF
	H'0C00	H'0C01	H'0C02		H'0C7F
1Kバイト					
消去単位	H'0C80	H'0C81	H'0C82	書き込み単位128バイト	H'0CFF
1Kバイト					
消去単位	H'0F80	H'0F81	H'0F82	書き込み単位128バイト	H'0FFF
	H'1000	H'1001	H'1002		H'107F
28Kバイト					
消去単位	H'1080	H'1081	H'1082	書き込み単位128バイト	H'10FF
28Kバイト					
	H'7F80	H'7F81	H'7F82		H'7FFF

図 7.1 フラッシュメモリのブロック構成

7.2 レジスタの説明

フラッシュメモリには以下のレジスタがあります。

- フラッシュメモリコントロールレジスタ1 (FLMCR1)
- フラッシュメモリコントロールレジスタ2 (FLMCR2)
- ブロック指定レジスタ1 (EBR1)
- フラッシュメモリパワーコントロールレジスタ (FLPWCR)
- フラッシュメモリエネーブルレジスタ (FENR)

7.2.1 フラッシュメモリコントロールレジスタ 1 (FLMCR1)

FLMCR1 はフラッシュメモリをプログラムモード、プログラムベリファイモード、イレースモード、イレースベリファイモードに遷移させます。具体的な設定方法については「7.4 書き込み / 消去プログラム」を参照してください。

ビット	ビット名	初期値	R/W	説明
7		0		リザーブビットです。読み出すと常に0が読み出されます。
6	SWE	0	R/W	ソフトウェアライトイネーブル このビットが1のときフラッシュメモリの書き込み / 消去が可能となります。 0のときこのレジスタの他のビットとEBR1の各ビットはセットできません。
5	ESU	0	R/W	イレースセットアップ 1にセットするとイレースセットアップ状態となり、クリアするとセットアップ状態を解除します。FLMCR1のEビットを1にセットする前にセットしてください。
4	PSU	0	R/W	プログラムセットアップ 1にセットするとプログラムセットアップ状態となり、クリアするとセットアップ状態を解除します。FLMCR1のPビットを1にセットする前にセットしてください。
3	EV	0	R/W	イレースベリファイ 1にセットするとイレースベリファイモードへ遷移し、クリアするとイレースベリファイモードを解除します。
2	PV	0	R/W	プログラムベリファイ 1にセットするとプログラムベリファイモードへ遷移し、クリアするとプログラムベリファイモードを解除します。
1	E	0	R/W	イレース SWE = 1、ESU = 1の状態でのこのビットを1にセットするとイレースモードへ遷移し、クリアするとイレースモードを解除します。
0	P	0	R/W	プログラム SWE = 1、PSU = 1の状態でのこのビットを1にセットするとプログラムモードへ遷移し、クリアするとプログラムモードを解除します。

7. ROM

7.2.2 フラッシュメモリコントロールレジスタ 2 (FLMCR2)

FLMCR2 はフラッシュメモリの書き込み / 消去の状態を表示します。FLMCR2 は読み出し専用レジスタです。書き込みはしないでください。

ビット	ビット名	初期値	R/W	説明
7	FLER	0	R	このビットはフラッシュメモリへの書き込み / 消去中にエラーを検出し、エラープロテクト状態となったときセットされます。 詳細は「7.5.3 エラープロテクト」を参照してください。
6~0		すべて 0		リザーブビットです。読み出すと常に 0 が読み出されます。

7.2.3 ブロック指定レジスタ 1 (EBR1)

EBR1 はフラッシュメモリの消去ブロックを指定するレジスタです。FLMCR1 の SWE ビットが 0 のときは EBR1 は H'00 に初期化されます。このレジスタは 2 ビット以上同時に 1 に設定しないでください。設定すると EBR1 は 0 にオートクリアされます。

ビット	ビット名	初期値	R/W	説明
7~5		すべて 0		リザーブビットです。読み出すと常に 0 が読み出されます。
4	EB4	0	R/W	このビットが 1 のとき H'1000 ~ H'7FFF の 28k バイトが消去対象となります。
3	EB3	0	R/W	このビットが 1 のとき H'0C00 ~ H'0FFF の 1k バイトが消去対象となります。
2	EB2	0	R/W	このビットが 1 のとき H'0800 ~ H'0BFF の 1k バイトが消去対象となります。
1	EB1	0	R/W	このビットが 1 のとき H'0400 ~ H'07FF の 1k バイトが消去対象となります。
0	EB0	0	R/W	このビットが 1 のとき H'0000 ~ H'03FF の 1k バイトが消去対象となります。

7.2.4 フラッシュメモリパワーコントロールレジスタ (FLPWCR)

FLPWCR は LSI がサブアクティブモードに遷移するときフラッシュメモリを低消費電力モードにするかどうかを選択します。低消費電力モードでフラッシュメモリの電源回路の一部の動作を停止し、フラッシュメモリの読み出しができるモードと、サブアクティブモード動作に移行しても、フラッシュメモリの電源回路の動作は保持しフラッシュメモリの読み出しを可能にするモードがあります。

ビット	ビット名	初期値	R/W	説明
7	PDWND	0	R/W	パワーダウンディスエーブル このビットが 0 のときサブアクティブモードに遷移するとフラッシュメモリは低消費電力モードとなります。 このビットが 1 のときはサブアクティブモードに遷移してもフラッシュメモリは通常モードで動作します。
6~0		すべて 0		リザーブビットです。読み出すと常に 0 が読み出されます。

7.2.5 フラッシュメモリネーブルレジスタ (FENR)

FENR のビット 7 (FLSHE) は、CPU からフラッシュメモリの制御レジスタ FLMCR1、FLMCR2、EBR1、FLPWCR をアクセスする場合のアクセス許可 / 禁止を設定します。

ビット	ビット名	初期値	R/W	説明
7	FLSHE	0	R/W	フラッシュメモリコントロールレジスタイネーブル このビットを 1 にセットすると、フラッシュメモリ制御レジスタがアクセス可能となります。0 のときは制御レジスタはアクセスできません。
6~0		すべて 0		リザーブビットです。読み出すと常に 0 が読み出されます。

7.3 オンボードプログラミング

フラッシュメモリの書き込み / 消去を行うためのモードとしてオンボードで書き込み / 消去ができるブートモードと PROM ライタで書き込み / 消去を行うライタモードが用意されています。このほかユーザモードでもオンボードで書き込み / 消去を行うことが可能です。リセット状態からリセットスタートすると本 LSI は TEST 端子、 $\overline{\text{NM}}\overline{\text{I}}$ 端子およびポートの入力レベルによって表 7.1 のように異なるモードへ遷移します。各端子の入力レベルは少なくともリセット解除の 4 ステート前に確定させる必要があります。

ブートモードに遷移すると、LSI 内部に組み込まれているブートプログラムが起動します。ブートプログラムは SCI3 を経由して外部に接続されたホストから書き込み制御プログラムを内蔵 RAM に転送し、フラッシュメモリを全面消去したうえで書き込み制御プログラムを実行します。オンボード状態での初期書き込みや、ユーザモードで書き込み / 消去ができなくなった場合の強制復帰等に使用できます。ユーザモードではユーザが用意した書き込み / 消去プログラムに分岐することで任意のブロックを消去し書き換えることができます。

表 7.1 プログラミングモード選択方法

TEST	$\overline{\text{NM}}\overline{\text{I}}$	P85	PB0	PB1	PB2	リセット解除後の LSI の状態
0	1	X	X	X	X	ユーザモード
0	0	1	X	X	X	ブートモード
1	X	X	0	0	0	ライタモード

【注】 X : Don't care

7.3.1 ブートモード

ブートモードにおけるリセット解除から書き込み制御プログラムに分岐するまでの動作を表 7.2 に示します。

1. ブートモードではフラッシュメモリへの書き込み制御プログラムをホスト側に準備しておく必要があります。書き込み制御プログラムは「7.4 書き込み / 消去プログラム」に沿ったものを用意してください。
2. SCI3は調歩同期式モードに設定され、送受信フォーマットは「8ビットデータ、1ストップビット、パリティなし」です。
3. ブートプログラムが起動すると、ホストから連続送信される調歩同期式シリアル通信データH'00のLow期間を測定してビットレートを計算し、SCI3のビットレートをホストのビットレートに合わせ込みます。リセット解除はRXD端子がHighの状態で行ってください。必要に応じてRXD端子およびTXD端子は、ボード上でプルアップしてください。リセット解除からLow期間を測定できるまで約100ステートかかります。
4. ビットレートの合わせ込みが終了すると調整終了の合図としてH'00を1バイト送信しますので、ホストは調整終了の合図を正常に受信したらH'55を1バイト送信してください。正常に受信できなかった場合はリセットによりブートモードを再起動してください。ホスト側のビットレートと本LSIのシステムクロック周波数の組み合わせによっては許容範囲内にビットレートを合わせ込めない場合が生じます。このため、ホストの転送ビットレートと本LSIのシステムクロック周波数を表7.3の範囲としてください。
5. ブートモードでは内蔵RAMの一部をブートプログラムで使用します。ホスト側から送信される書き込み制御プログラムを格納できるエリアはH'F780～H'FEFF番地です。プログラムの実行が書き込み制御プログラムへ移行するまでブートプログラムエリアは使用できません。
6. 書き込み制御プログラムに分岐するときSCI3は送受信動作を終了 (SCR3のRE=0、TE=0) しますが、BRRには合わせ込んだビットレートの値は保持されるので、引き続き書き込み制御プログラムでホストとの間の書き込みデータやペリファイデータの送受信に使用できます。TXD端子はHighレベル出力状態 (PCR22=1、P22=1) となっています。書き込み制御プログラムへ分岐直後のCPUの汎用レジスタは不定です。特にスタックポインタはサブルーチンコールなどで暗黙的に使用されるため、書き込み制御プログラムの冒頭で初期化してください。
7. ブートモードはリセットにより解除されます。リセット端子をLowレベルにして最低20ステート経過後、TEST端子と $\overline{\text{NMI}}$ 端子を設定してリセットを解除してください。WDTのオーバフローリセットが発生した場合もブートモードは解除されます。
8. ブートモードの途中でTEST端子、 $\overline{\text{NMI}}$ 端子の入力レベルを変化させないでください。

表 7.2 ブートモードの動作

項目	ホストの動作	通信内容	本LSIの動作
	処理内容		処理内容
ブートモード起動			リセットスタート後 ブートプログラムへ分岐 <div style="border: 1px solid black; border-radius: 15px; padding: 5px; display: inline-block;">ブートプログラム起動</div>
ビットレート の 合わせ 込み	所定のビットレートでH'00を連続送信 ↓ H'00を正常に受信したらH'55送信	H'00,H'00・・・H'00 ← H'00 ← H'55	・受信データH'00のLow期間を測定 ・ビットレートを計算し、SCI3のBRRを設定 ・ビットレート合わせ込み終了後、ホストへH'00を送信
フラッシュ メモリ 消去	ブートプログラム 消去エラー ↓ H'AA受信	← H'FF ← H'AA	フラッシュメモリのデータをチェックし、書き込まれている場合は全ブロックを消去してホストへH'AAを送信。 (消去できなかった場合はH'FFを送信して、動作を停止)
書き込み 制御 プログラ ムの 転送	転送する書き込み制御プログラムの バイト数(N)を上位バイト、下位バイト の順に2バイト送信 ↓ 書き込み制御プログラムを1バイト毎に 送信(N回繰り返し) ↓ H'AA受信	上位バイト、下位バイト ← エコーバック ← H'XX ← エコーバック ← H'AA	受信した2バイトデータをホストへ エコーバック ↓ 受信したデータをホストへ エコーバックするとともに RAMへ転送(N回繰り返し) ↓ H'55を受信したらホストへH'AAを送信
			内蔵RAMに転送された書き込み 制御プログラムへ分岐し実行を開始

表 7.3 ビットレート自動合わせ込みが可能なシステムクロック周波数

ホストのビットレート	LSI のシステムクロック周波数範囲
19200bps	16MHz
9600bps	8 ~ 16MHz
4800bps	4 ~ 16MHz
2400bps	2 ~ 16MHz

7.3.2 ユーザモードでの書き込み / 消去

ユーザモードでもユーザが用意した書き込み / 消去プログラムに分岐することで任意のブロックをオンボードで消去し書き換えることができます。分岐のための条件設定やオンボードでの書き換えデータ供給手段をユーザ側で用意する必要があります。また、必要に応じてフラッシュメモリの一部に書き込み / 消去プログラムを書き込んでおくか、書き込み / 消去プログラムを外部から供給するためのプログラムを書き込んでおく必要があります。書き込み / 消去中はフラッシュメモリを読み出せないため、ブートモードと同様書き込み / 消去プログラムは内蔵 RAM に転送して実行してください。図 7.2 にユーザモードでの書き込み / 消去手順の例を示します。書き込み / 消去プログラムは「7.4 書き込み / 消去プログラム」に沿ったものを用意してください。




図 7.2 ユーザモードにおける書き込み/消去例

7.4 書き込み / 消去プログラム

オンボードでのフラッシュメモリの書き込み / 消去はCPUを用いてソフトウェアで行う方式を採用しています。フラッシュメモリはFLMCR1の設定によってプログラムモード、プログラムベリファイモード、イレースモード、イレースベリファイモードに遷移します。ブートモードでの書き込み制御プログラム、ユーザモードでの書き込み / 消去プログラムではこれらのモードを組み合わせで書き込み / 消去を行います。フラッシュメモリへの書き込みは「7.4.1 プログラム / プログラムベリファイ」に沿って、また、フラッシュメモリの消去は「7.4.2 イレース / イレースベリファイ」に沿って行ってください。

7.4.1 プログラム / プログラムベリファイ

フラッシュメモリへの書き込みは、図7.3に示すプログラム / プログラムベリファイフローに従ってください。このフローに沿って書き込み動作を行えば、デバイスへの電圧ストレスやデータの信頼性を損なうことなく書き込みを行うことができます。

1. 書き込みは消去状態で行い、既書き込まれたアドレスへの再書き込みは行わないでください。
2. 1回の書き込みは128バイト単位です。128バイトに満たないデータを書き込む場合もフラッシュメモリに128バイトのデータを転送する必要があります。書き込む必要のないアドレスのデータはH'FFにして書き込んでください。
3. RAM上に書き込みデータエリア128バイト、再書き込みデータエリア128バイト、追加書き込みデータエリア128バイトの領域を確保して下さい。再書き込みデータの演算は表7.4に、追加書き込みデータの演算は表7.5にしたがってください。
4. 再書き込みデータエリアあるいは追加書き込みデータエリアからフラッシュメモリへはバイト単位で128バイト連続転送してください。プログラムアドレスと128バイトのデータがフラッシュメモリ内にラッチされます。転送先のフラッシュメモリの先頭アドレスは下位8ビットをH'00またはH'80としてください。
5. Pビットがセットされている時間が書き込み時間となります。書き込み時間は表7.6にしたがってください。
6. ウォッチドックタイマの設定はプログラムの暴走等による過剰書き込みを避けるためのものです。オーバーフロー周期は6.6ms程度としてください。
7. ベリファイアドレスへのダミーライトは、下位2ビットがb'00のアドレスにH'FFを1バイト書き込んでください。ベリファイデータはダミーライトを行った番地からワードもしくはロングワードで読み出せません。
8. 同一ビットに対するプログラム / プログラムベリファイシーケンスの繰り返しは、1,000回を超えないようにしてください。

7. ROM




図 7.3 プログラム / プログラムペリファイフロー

表 7.4 再書き込みデータ演算表

書き込みデータ	バリファイデータ	再書き込みデータ	備考
0	0	1	書き込み完了ビット
0	1	0	再書き込みビット
1	0	1	
1	1	1	消去状態のまま

表 7.5 追加書き込みデータ演算表

再書き込みデータ	バリファイデータ	追加書き込みデータ	備考
0	0	0	追加書き込みビット
0	1	1	追加書き込みは実施しない
1	0	1	追加書き込みは実施しない
1	1	1	追加書き込みは実施しない

表 7.6 書き込み時間

n (書き込み回数)	書き込み時	追加書き込み時	備考
1~6	30	10	
7~1,000	200		

【注】時間の単位は μ sです。

7.4.2 イレース / イレースベリファイ

消去は図 7.4 のイレース / イレースベリファイフローチャートに従って行ってください。

1. 消去の前にプレライト（消去するメモリの全データをすべて0にする）を行う必要はありません。
2. 消去はブロック単位で行います。ブロック指定レジスタ1 (EBR1) により消去するブロックを1ブロックだけ選択してください。複数のブロックを消去する場合も1ブロックずつ順次消去してください。
3. Eビットが設定されている時間が消去時間となります。
4. ウォッチドックタイマの設定はプログラムの暴走等による過剰書き込みを避けるためのものです。オーバーフロー周期は19.8ms程度としてください。
5. ベリファイアドレスへのダミーライトは、下位2ビットがB'00のアドレスにH'FFを1バイト書き込んでください。ベリファイデータはダミーライトを行った番地からロングワードで読み出せます。
6. 読み出したデータが未消去の場合は再度イレースモードに設定し、同様にイレース / イレースベリファイシーケンスを繰り返します。ただし、この繰り返し回数が100回を超えないようにしてください。

7.4.3 フラッシュメモリの書き込み / 消去時の割り込み

フラッシュメモリへの書き込み / 消去中またはブートプログラム実行中は以下の理由から NMI を含むすべての割り込み要求を禁止してください。

1. 書き込み / 消去中に割り込みが発生すると、正常な書き込み / 消去アルゴリズムに沿った動作が保証できなくなる。
2. ベクタアドレスが書き込まれる前、または書き込み / 消去中に割り込み例外処理を開始すると、正常なベクタフェッチができずCPUが暴走する。
3. ブートプログラム実行中に割り込みが発生すると、正常なブートモードのシーケンスを実行できなくなる。




図 7.4 イレース/イレースベリファイフロー

7.5 書き込み / 消去プロテクト

フラッシュメモリに対する書き込み / 消去プロテクト状態にはハードウェアプロテクトによるもの、ソフトウェアプロテクトによるものとエラープロテクトによるものの3種類あります。

7.5.1 ハードウェアプロテクト

ハードウェアプロテクトは、リセットまたはサブアクティブモード、サブスリープモードおよびスタンバイモードへの状態遷移によりフラッシュメモリに対する書き込み / 消去が強制的に禁止、中断された状態をいいます。フラッシュメモリコントロールレジスタ1 (FLMCR1)、フラッシュメモリコントロールレジスタ2 (FLMCR2)、ブロック指定レジスタ1 (EBR1) が初期化されます。 $\overline{\text{RES}}$ 端子によるリセットでは、電源投入後発振が安定するまで $\overline{\text{RES}}$ 端子を Low レベルに保持しないとリセット状態になりません。また、動作中のリセットは AC 特性に規定した $\overline{\text{RES}}$ パルス幅の間 $\overline{\text{RES}}$ 端子を Low レベルに保持してください。

7.5.2 ソフトウェアプロテクト

ソフトウェアで FLMCR1 の SWE ビットをクリアすることで全ブロック書き込み / 消去プロテクト状態になります。この状態で FLMCR1 の P ビットまたは E ビットをセットしてもプログラムモードまたはイレースモードへは遷移しません。また、ブロック指定レジスタ1 (EBR1) の設定により、ブロック毎に消去プロテクトが可能です。EBR1 を H'00 に設定すると全ブロックが消去プロテクト状態になります。

7.5.3 エラープロテクト

エラープロテクトはフラッシュメモリへの書き込み / 消去中に CPU の暴走や書き込み / 消去アルゴリズムに沿っていない動作を検出し、強制的に書き込み / 消去動作を中断した状態です。書き込み / 消去動作を中断することで過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み / 消去中に以下のエラーを検出すると、FLMCR2 の FLER ビットが 1 にセットされ、エラープロテクト状態となります。

- 書き込み / 消去中のフラッシュメモリ読み出し (ベクタリードおよび命令フェッチを含む)
- 書き込み / 消去中のリセットを除く例外処理開始
- 書き込み / 消去中の SLEEP 命令実行

このとき、FLMCR1、FLMCR2、EBR1 の内容は保持されますが、エラーを検出した時点でプログラムモードまたはイレースモードは強制的に中断されます。P ビット、E ビットをセットしてもプログラムモードやイレースモードへは遷移しません。ただし、PV ビット、EV ビットは保持され、ベリファイモードへの遷移は可能です。エラープロテクト状態は、パワーオンリセットによってのみ解除できます。

7.6 ライタモード

ライタモードでは、ソケットアダプタを介して単体のフラッシュメモリと同様に PROM ライタで書き込み / 消去を行うことができます。PROM ライタは日立 64K バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT64V5) をサポートしているライタを使用してください。

7.7 フラッシュメモリの低消費電力動作

ユーザモードではフラッシュメモリは次のいずれかの状態になります。

- 通常動作状態
高速でフラッシュメモリの読み出しが可能です。
- 低消費電力動作状態
フラッシュメモリの電源回路の一部を停止させることができます。これにより、フラッシュメモリを低消費電力で読み出すことができます。
- スタンバイ状態
フラッシュメモリのすべての回路が停止します。

表 7.7 に LSI の動作モードとフラッシュメモリの状態の関係を示します。サブアクティブモードでは FLPWCR の PDWND ビットによりフラッシュメモリを低消費電力動作に設定することができます。フラッシュメモリが低消費電力動作状態またはスタンバイ状態から通常動作状態へ復帰する時は、停止した電源回路の動作安定化時間が必要となります。外部クロックを使用する場合も含めて、通常動作モードへ復帰するときの待機時間が $20\mu\text{s}$ 以上になるよう SYSCR1 の STS2 ~ STS0 を設定してください。

表 7.7 フラッシュメモリの動作状態

LSI の動作モード	フラッシュメモリの状態	
	PDWND=0 の時 (初期値)	PDWND=1 の時
アクティブモード	通常動作状態	通常動作状態
サブアクティブモード	低消費電力動作状態	通常動作状態
スリープモード	通常動作状態	通常動作状態
サブスリープモード	スタンバイ状態	スタンバイ状態
スタンバイモード	スタンバイ状態	スタンバイ状態

8. RAM

H8/3664 シリーズは、高速スタティック RAM を内蔵しています。RAM は 16 ビット幅のデータバスで CPU と接続されており、バイトデータおよびワードデータとも 2 ステートでアクセスします。

製品分類		RAM 容量	RAM アドレス
フラッシュメモリ版	H8/3664N	2K バイト	H'F780 ~ H'FF7F*
	H8/3664F	2K バイト	H'F780 ~ H'FF7F*
マスク ROM 版	H8/3664	1K バイト	H'FB80 ~ H'FF7F
	H8/3663	1K バイト	H'FB80 ~ H'FF7F
	H8/3662	512 バイト	H'FD80 ~ H'FF7F
	H8/3661	512 バイト	H'FD80 ~ H'FF7F
	H8/3660	512 バイト	H'FD80 ~ H'FF7F

【注】 * H'F780 ~ H'FB7F 領域は絶対にアクセスしないでください。

9. I/O ポート

H8/3664 シリーズは汎用入出力ポートを 29 本 (H8/3664N は 27 本)、汎用入力ポートを 8 本備えています。このうちポート 8 は大電流ポートで Low レベル出力時 20mA (@VOL=1.5V) 駆動できます。いずれも内蔵周辺モジュールの入出力端子や外部割り込み入力端子と兼用になっていてリセット直後は入力ポートになっていますが、レジスタの設定により機能が切り替わります。これら機能を選択するためのレジスタは I/O ポートに含まれるものと、各内蔵周辺モジュールに含まれるものがあります。汎用入出力ポートは入出力を制御するポートコントロールレジスタと出力データを格納するポートデータレジスタから構成され、ビット単位で入出力を選択できます。各ポートの機能については「付録 B.1 I/O ポートブロック図」をあわせて参照してください。また、ポートコントロールレジスタ、ポートデータレジスタに対するビット操作命令の実行については「2.8.3 ビット操作命令」を参照してください。

9.1 ポート 1

ポート 1 は IRQ 割り込み入力端子、タイマ A 出力端子、タイマ V 入力端子と兼用の入出力ポートです。ポート 1 の各端子は図 9.1 に示す構成になっています。




図 9.1 ポート 1 の端子構成

ポート 1 には以下のレジスタがあります。

- ・ ポートモードレジスタ 1 (PMR1)
- ・ ポートコントロールレジスタ 1 (PCR1)
- ・ ポートデータレジスタ 1 (PDR1)
- ・ ポートプルアップコントロールレジスタ 1 (PUCR1)

9.1.1 ポートモードレジスタ 1 (PMR1)

PMR1 はポート 1 とポート 2 の端子の機能を切り替えます。

ビット	ビット名	初期値	R/W	説明
7	IRQ3	0	R/W	P17/IRQ3/TRGV 端子の機能を選択します。 0: 汎用入出力ポート 1: IRQ3 および TRGV 入力端子
6	IRQ2	0	R/W	P16/IRQ2 端子の機能を選択します。 0: 汎用入出力ポート 1: IRQ2 入力端子
5	IRQ1	0	R/W	P15/IRQ1 端子の機能を選択します。 0: 汎用入出力ポート 1: IRQ1 入力端子

ビット	ビット名	初期値	R/W	説明
4	IRQ0	0	R/W	P14/IRQ0 端子の機能を選択します。 0 : 汎用入出力ポート 1 : IRQ0 入力端子
3		1		リザーブビットです。リードすると常に 1 が読み出されます。
2		1		
1	TXD	0	R/W	P22/TXD 端子の機能を選択します。 0 : 汎用入出力ポート 1 : TXD 出力端子
0	TMOW	0	R/W	P10/TMOW 端子の機能を選択します。 0 : 汎用入出力ポート 1 : TMOW 出力端子

9.1.2 ポートコントロールレジスタ 1 (PCR1)

PCR1 はポート 1 の汎用入出力ポートとして使用する端子の入出力をビットごとに選択します。

ビット	ビット名	初期値	R/W	説明
7	PCR17	0	W	PMR1 により汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。 ビット 3 はリザーブビットです。
6	PCR16	0	W	
5	PCR15	0	W	
4	PCR14	0	W	
3				
2	PCR12	0	W	
1	PCR11	0	W	
0	PCR10	0	W	

9.1.3 ポートデータレジスタ 1 (PDR1)

PDR1 はポート 1 の汎用入出力ポートデータレジスタです。

ビット	ビット名	初期値	R/W	説明
7	P17	0	R/W	PDR1 はポート 1 の出力値を格納するレジスタです。 このレジスタをリードすると、PCR1 がセットされているビットはこのレジスタの値が読み出されます。PCR1 がクリアされているビットはこのレジスタの値にかかわらず端子の状態が読み出されます。 ビット 3 はリザーブビットです。読み出すと常に 1 が読み出されます。
6	P16	0	R/W	
5	P15	0	R/W	
4	P14	0	R/W	
3		1		
2	P12	0	R/W	
1	P11	0	R/W	
0	P10	0	R/W	

9. I/O ポート

9.1.4 ポートプルアップコントロールレジスタ 1 (PUCR1)

PUCR1 は入力ポートに設定された端子のプルアップ MOS をビットごとに制御します。

ビット	ビット名	初期値	R/W	説明
7	PUCR17	0	R/W	PCR1 がクリアされているビットのみ有効。 1 をセットすると対応する P17~P14、P12~P10 端子のプルアップ MOS がオン状態となり、0 にクリアするとオフします。 ビット 3 はリザーブビットです。読み出すと常に 1 が読み出されます。
6	PUCR16	0	R/W	
5	PUCR15	0	R/W	
4	PUCR14	0	R/W	
3		1		
2	PUCR12	0	R/W	
1	PUCR11	0	R/W	
0	PUCR10	0	R/W	

9.1.5 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

・ P17/ $\overline{\text{IRQ3}}$ /TRGV 端子

レジスタ名	PMR1	PCR1	機能
ビット名	IRQ3	PCR17	
設定値	0	0	P17 入力端子
		1	P17 出力端子
	1	X	$\overline{\text{IRQ3}}$ 入力 / TRGV 入力端子

【注】 X : Don't care

・ P16/ $\overline{\text{IRQ2}}$ 端子

レジスタ名	PMR1	PCR1	機能
ビット名	IRQ2	PCR16	
設定値	0	0	P16 入力端子
		1	P16 出力端子
	1	X	$\overline{\text{IRQ2}}$ 入力端子

【注】 X : Don't care

・ P15/IRQ1 端子

レジスタ名	PMR1	PCR1	機 能
ビット名	IRQ1	PCR15	
設定値	0	0	P15 入力端子
		1	P15 出力端子
	1	X	$\overline{\text{IRQ1}}$ 入力端子

【注】 X : Don't care

・ P14/ $\overline{\text{IRQ0}}$ 端子

レジスタ名	PMR1	PCR1	機 能
ビット名	IRQ0	PCR14	
設定値	0	0	P14 入力端子
		1	P14 出力端子
	1	X	$\overline{\text{IRQ0}}$ 入力端子

【注】 X : Don't care

・ P12 端子

レジスタ名	PCR1	機 能
ビット名	PCR12	
設定値	0	P12 入力端子
	1	P12 出力端子

・ P11 端子

レジスタ名	PCR1	機 能
ビット名	PCR11	
設定値	0	P11 入力端子
	1	P11 出力端子

・ P10/TMOW 端子

レジスタ名	PMR1	PCR1	機 能
ビット名	TMOW	PCR10	
設定値	0	0	P10 入力端子
		1	P10 出力端子
	1	X	TMOW 出力端子

【注】 X : Don't care

9.2 ポート 2

ポート 2 は SCI3 の入出力端子と兼用の入出力ポートです。ポート 2 の各端子は図 9.2 に示す構成になっています。兼用端子の機能は PMR1 および SCI3 のレジスタの設定が優先されます。




図 9.2 ポート 2 の端子構成

ポート 2 には以下のレジスタがあります。

- ・ ポートコントロールレジスタ 2 (PCR2)
- ・ ポートデータレジスタ 2 (PDR2)

9.2.1 ポートコントロールレジスタ 2 (PCR2)

PCR2 はポート 2 の汎用入出力ポートとして使用する端子の入出力をビットごとに選択します。

ビット	ビット名	初期値	R/W	説明
7				リザーブビットです。
6				
5				
4				
3				
2	PCR22	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。
1	PCR21	0	W	
0	PCR20	0	W	

9.2.2 ポートデータレジスタ 2 (PDR2)

PDR2 はポート 2 の汎用入出力ポートデータレジスタです。

ビット	ビット名	初期値	R/W	説明
7		1		リザーブビットです。読み出すと常に 1 が読み出されます。
6		1		
5		1		
4		1		
3		1		
2	P22	0	R/W	ポート 2 の出力値を格納します。
1	P21	0	R/W	このレジスタをリードすると、PCR2 がセットされているビットはこのレジスタの値が読み出されます。PCR2 がクリアされているビットはこのレジスタの値にかかわらず端子の状態が読み出されます。
0	P20	0	R/W	

9.2.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

・ P22/TXD 端子

レジスタ名	PMR1	PCR2	機能
ビット名	TXD	PCR22	
設定値	0	0	P22 入力端子
		1	P22 出力端子
	1	X	TXD 出力端子

【注】 X : Don't care

・ P21/RXD 端子

レジスタ名	SCR3	PCR2	機能
ビット名	RE	PCR21	
設定値	0	0	P21 入力端子
		1	P21 出力端子
	1	X	RXD 入力端子

【注】 X : Don't care

9. I/O ポート

・ P20/SCK3 端子

レジスタ名	SCR3		SMR	PCR2	機 能
ビット名	CKE1	CKE0	COM	PCR20	
設定値	0	0	0	0	P20 入力端子
				1	P20 出力端子
	0	0	1	X	SCK3 出力端子
	0	1	X	X	SCK3 出力端子
	1	X	X	X	SCK3 入力端子

【注】 X : Don't care

9.3 ポート 5

ポート 5 は I²C バスインタフェース入出力端子、A/D トリガ入力端子、ウェイクアップ割り込み入力端子と兼用の入出力ポートです。ポート 5 の各端子は図 9.3 に示す構成になっています。P57/SCL、P56/SDA 端子の機能は I²C バスインタフェースのレジスタの設定が優先されます。P56、P57 の出力バッファは NMOS プッシュプル構造になっていますので、CMOS 構造の出力バッファとは High レベル出力特性が違います（「第 20 章 電気的特性」を参照してください）。なお、H8/3664N には、P57 と P56 はありません。




図 9.3 ポート 5 の端子構成

ポート 5 には以下のレジスタがあります。

- ・ ポートモードレジスタ 5 (PMR5)
- ・ ポートコントロールレジスタ 5 (PCR5)
- ・ ポートデータレジスタ 5 (PDR5)
- ・ ポートプルアップコントロールレジスタ 5 (PUCR5)

9.3.1 ポートモードレジスタ 5 (PMR5)

PMR5 はポート 5 の端子の機能を切り替えます。

ビット	ビット名	初期値	R/W	説明
7~6		すべて 0		リザーブビットです。読み出すと常に 0 が読み出されます。
5	WKP5	0	R/W	P55/WKP5/ADTRG 端子の機能を選択します。 0 : 汎用入出力ポート 1 : WKP5 入力端子および ADTRG 入力端子
4	WKP4	0	R/W	P54/WKP4 端子の機能を選択します。 0 : 汎用入出力ポート 1 : WKP4 入力端子

9. I/O ポート

ビット	ビット名	初期値	R/W	説 明
3	WKP3	0	R/W	P53/ $\overline{\text{WKP3}}$ 端子の機能を選択します。 0: 汎用入出力ポート 1: $\overline{\text{WKP3}}$ 入力端子
2	WKP2	0	R/W	P52/ $\overline{\text{WKP2}}$ 端子の機能を選択します。 0: 汎用入出力ポート 1: $\overline{\text{WKP2}}$ 入力端子
1	WKP1	0	R/W	P51/ $\overline{\text{WKP1}}$ 端子の機能を選択します。 0: 汎用入出力ポート 1: $\overline{\text{WKP1}}$ 入力端子
0	WKP0	0	R/W	P50/ $\overline{\text{WKP0}}$ 端子の機能を選択します。 0: 汎用入出力ポート 1: $\overline{\text{WKP0}}$ 入力端子

9.3.2 ポートコントロールレジスタ 5 (PCR5)

PCR5 はポート 5 の汎用入出力ポートとして使用する端子の入出力をビットごとに選択します。

ビット	ビット名	初期値	R/W	説 明
7	PCR57	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。 【注】 H8/3664N では、PCR57 と PCR56 は 1 にセットしないでください。
6	PCR56	0	W	
5	PCR55	0	W	
4	PCR54	0	W	
3	PCR53	0	W	
2	PCR52	0	W	
1	PCR51	0	W	
0	PCR50	0	W	

9.3.3 ポートデータレジスタ 5 (PDR5)

PDR5 はポート 5 の汎用入出力ポートデータレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	P57	0	R/W	PDR5 はポート 5 の出力値を格納するレジスタです。 このレジスタをリードすると、PCR5 がセットされているビットはこのレジスタの値が読み出されます。PCR5 がクリアされているビットはこのレジスタの値にかかわらず端子の状態が読み出されます。 【注】 H8/3664N では、P57 と P56 は 1 にセットしないでください。
6	P56	0	R/W	
5	P55	0	R/W	
4	P54	0	R/W	
3	P53	0	R/W	
2	P52	0	R/W	
1	P51	0	R/W	
0	P50	0	R/W	

9.3.4 ポートプルアップコントロールレジスタ 5 (PUCR5)

PUCR5 は入力ポートに設定された端子のプルアップ MOS をビットごとに制御します。

ビット	ビット名	初期値	R/W	説明
7		0		リザーブビットです。読み出すと常に 0 が読み出されます。
6		0		
5	P55	0	R/W	PCR 5 がクリアされているビットのみ有効。 1 をセットすると対応する端子のプルアップ MOS が ON 状態となり、0 にクリアすると OFF します。
4	P54	0	R/W	
3	P53	0	R/W	
2	P52	0	R/W	
1	P51	0	R/W	
0	P50	0	R/W	

9.3.5 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

・ P57/SCL 端子

レジスタ名	ICCR	PCR5	機能
ビット名	ICE	PCR57	
設定値	0	0	P57 入力端子
		1	P57 出力端子
	1	X	SCL 入出力端子

【注】X : Don't care

SCL の出力形態は NMOS オープンドレイン出力となり、直接バス駆動が可能です。

・ P56/SDA 端子

レジスタ名	ICCR	PCR5	機能
ビット名	ICE	PCR56	
設定値	0	0	P56 入力端子
		1	P56 出力端子
	1	X	SDA 入出力端子

【注】X : Don't care

SDA の出力形態は NMOS オープンドレイン出力となり、直接バス駆動が可能です。

9. I/O ポート

・ P55/WKP5/ADTRG 端子

レジスタ名	PMR5	PCR5	機 能
ビット名	WKP5	PCR55	
設定値	0	0	P55 入力端子
		1	P55 出力端子
	1	X	WKP5/ADTRG 入力端子

【注】 X : Don't care

・ P54/WKP4 端子

レジスタ名	PMR5	PCR5	機 能
ビット名	WKP4	PCR54	
設定値	0	0	P54 入力端子
		1	P54 出力端子
	1	X	WKP4 入力端子

【注】 X : Don't care

・ P53/WKP3 端子

レジスタ名	PMR5	PCR5	機 能
ビット名	WKP3	PCR53	
設定値	0	0	P53 入力端子
		1	P53 出力端子
	1	X	WKP3 入力端子

【注】 X : Don't care

・ P52/WKP2 端子

レジスタ名	PMR5	PCR5	機 能
ビット名	WKP2	PCR52	
設定値	0	0	P52 入力端子
		1	P52 出力端子
	1	X	WKP2 入力端子

【注】 X : Don't care

・ P51/WKP1 端子

レジスタ名	PMR5	PCR5	機 能
ビット名	WKP1	PCR51	
設定値	0	0	P51 入力端子
		1	P51 出力端子
	1	X	WKP1 入力端子

【注】 X : Don't care

・ P50/WKP0 端子

レジスタ名	PMR5	PCR5	機 能
ビット名	WKP0	PCR50	
設定値	0	0	P50 入力端子
		1	P50 出力端子
	1	X	WKP0 入力端子

【注】 X : Don't care

9.4 ポート 7

ポート 7 はタイマ V の入出力端子と兼用の入出力ポートです。ポート 7 の各端子は、図 9.4 に示す構成になっています。P76/TMOV 端子の機能はタイマ V の TCSR_V の設定が優先されます。P75/TMCIV、P74/TMRIV 端子はタイマ V 入力兼用ポートで、ポート 7 のレジスタの設定にかかわらずタイマ V と接続されています。




図 9.4 ポート 7 の端子構成

ポート 7 には以下のレジスタがあります。

- ・ ポートコントロールレジスタ 7 (PCR7)
- ・ ポートデータレジスタ 7 (PDR7)

9.4.1 ポートコントロールレジスタ 7 (PCR7)

PCR7 はポート 7 の汎用入出力ポートとして使用する端子の入出力をビットごとに選択します。

ビット	ビット名	初期値	R/W	説明
7				リザーブビットです。
6	PCR76	0	W	このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。ただし、P76/TMOV 端子の入出力方向はタイマ V の TCSR _V の設定が優先されます。
5	PCR75	0	W	
4	PCR74	0	W	
3				リザーブビットです。
2				
1				
0				

9.4.2 ポートデータレジスタ7 (PDR7)

PDR7はポート7の汎用入出力ポートデータレジスタです。

ビット	ビット名	初期値	R/W	説明
7		1		リザーブビットです。読み出すと常に1が読み出されます。
6	P76	0	R/W	汎用出力ポートの出力値を格納します。
5	P75	0	R/W	このレジスタをリードすると、PCR7がセットされているビットはこのレジスタの値が読み出されます。PCR7がクリアされているビットはこのレジスタの値にかかわらず端子の状態が読み出されます。
4	P74	0	R/W	
3		1		リザーブビットです。読み出すと常に1が読み出されます。
2		1		
1		1		
0		1		

9.4.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

・ P76/TMOV 端子

レジスタ名	TCSR7	PCR7	機能
ビット名	OS3~OS0	PCR76	
設定値	0000	0	P76 入力端子
		1	P76 出力端子
	上記以外	X	TMOV 出力端子

【注】X : Don't care

・ P75/TMCIV 端子

レジスタ名	PCR7	機能
ビット名	PCR75	
設定値	0	P75 入力/TMCIV 入力端子
	1	P75 出力/TMCIV 入力端子

・ P74/TMRIV 端子

レジスタ名	PCR7	機能
ビット名	PCR74	
設定値	0	P74 入力/TMRIV 入力端子
	1	P74 出力/TMRIV 入力端子

9.5 ポート 8

ポート 8 はタイマ W の入出力端子と兼用の入出力ポートです。ポート 8 の各端子は、図 9.5 に示す構成になっています。P84/FTIOD、P83/FTIOC、P82/FTIOB、P81/FTIOA の機能はタイマ W のレジスタの設定が優先されます。P80/FTCI 端子はタイマ W 入力兼用ポートで、ポート 8 のレジスタの設定にかかわらずタイマ W と接続されています。




図 9.5 ポート 8 の端子構成

ポート 8 には以下のレジスタがあります。

- ・ ポートコントロールレジスタ 8 (PCR8)
- ・ ポートデータレジスタ 8 (PDR8)

9.5.1 ポートコントロールレジスタ 8 (PCR8)

PCR8 はポート 8 の汎用入出力ポートとして使用する端子の入出力をビットごとに選択します。

ビット	ビット名	初期値	R/W	説明
7	PCR87	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。
6	PCR86	0	W	
5	PCR85	0	W	
4	PCR84	0	W	
3	PCR83	0	W	
2	PCR82	0	W	
1	PCR81	0	W	
0	PCR80	0	W	

9.5.2 ポートデータレジスタ 8 (PDR8)

PDR8 はポート 8 の汎用入出力ポートデータレジスタです。

ビット	ビット名	初期値	R/W	説明
7	P87	0	R/W	汎用出力ポートの出力値を格納します。 このレジスタをリードすると、PCR8 がセットされているビットはこのレジスタの値が読み出されます。PCR8 がクリアされているビットはこのレジスタの値にかかわらず端子の状態が読み出されます。
6	P86	0	R/W	
5	P85	0	R/W	
4	P84	0	R/W	
3	P83	0	R/W	
2	P82	0	R/W	
1	P81	0	R/W	
0	P80	0	R/W	

9.5.3 端子機能

レジスタの設定値とポートの端子機能の関係は以下のとおりです。

・ P87 端子

レジスタ名	PCR8	機能
ビット名	PCR87	
設定値	0	P87 入力端子
	1	P87 出力端子

・ P86 端子

レジスタ名	PCR8	機能
ビット名	PCR86	
設定値	0	P86 入力端子
	1	P86 出力端子

・ P85 端子

レジスタ名	PCR8	機能
ビット名	PCR85	
設定値	0	P85 入力端子
	1	P85 出力端子

9. I/O ポート

・ P84/FTIOD 端子

レジスタ名	TIOR1			PCR8	機 能
ビット名	IOD2	IOD1	IOD0	PCR84	
設定値	0	0	0	0	P84 入力 / FTIOD 入力端子
				1	P84 出力 / FTIOD 入力端子
	0	0	1	X	FTIOD 出力端子
	0	1	X	X	FTIOD 出力端子
	1	X	X	0	P84 入力 / FTIOD 入力端子
				1	P84 出力 / FTIOD 入力端子

【注】X : Don't care

・ P83/FTIOC 端子

レジスタ名	TIOR1			PCR8	機 能
ビット名	IOC2	IOC1	IOC0	PCR83	
設定値	0	0	0	0	P83 入力 / FTIOC 入力端子
				1	P83 出力 / FTIOC 入力端子
	0	0	1	X	FTIOC 出力端子
	0	1	X	X	FTIOC 出力端子
	1	X	X	0	P83 入力 / FTIOC 入力端子
				1	P83 出力 / FTIOC 入力端子

【注】X : Don't care

・ P82/FTIOB 端子

レジスタ名	TIOR0			PCR8	機 能
ビット名	IOB2	IOB1	IOB0	PCR82	
設定値	0	0	0	0	P82 入力 / FTIOB 入力端子
				1	P82 出力 / FTIOB 入力端子
	0	0	1	X	FTIOB 出力端子
	0	1	X	X	FTIOB 出力端子
	1	X	X	0	P82 入力 / FTIOB 入力端子
				1	P82 出力 / FTIOB 入力端子

【注】X : Don't care

・ P81/FTIOA 端子

レジスタ名	TIOR0			PCR8	機 能
ビット名	IOA2	IOA1	IOA0	PCR81	
設定値	0	0	0	0	P81 入力 / FTIOA 入力端子
				1	P81 出力 / FTIOA 入力端子
	0	0	1	X	FTIOA 出力端子
	0	1	X	X	FTIOA 出力端子
	1	X	X	0	P81 入力 / FTIOA 入力端子
				1	P81 出力 / FTIOA 入力端子

【注】 X : Don't care

・ P80/FTCI 端子

レジスタ名	PCR8	機 能
ビット名	PCR80	
設定値	0	P80 入力 / FTCI 入力端子
	1	P80 出力 / FTCI 入力端子

9.6 ポート B

ポート B は A/D 変換器のアナログ入力端子と兼用の入力ポートです。ポート B の各端子は図 9.6 に示す構成になっています。




図 9.6 ポート B の端子構成

ポート B には以下のレジスタがあります。

- ・ ポートデータレジスタ B (PDRB)

9.6.1 ポートデータレジスタ B (PDRB)

PDRB はポート B の汎用入力ポートデータレジスタです。

ビット	ビット名	初期値	R/W	説明
7	PB7		R	このレジスタをリードすると各端子の入力値が読み出されます。 ただし、A/D 変換器の ADCSR によりアナログ入力チャネルに指定されている端子はリードすると 0 が読み出されます。
6	PB6		R	
5	PB5		R	
4	PB4		R	
3	PB3		R	
2	PB2		R	
1	PB1		R	
0	PB0		R	

10. タイマ A

タイマ A はインターバルタイマ/時計用タイムベース機能を内蔵した 8 ビットのタイマです。32.768kHz の水晶発振器を接続すると時計用タイムベースとして使用できます。ブロック図を図 10.1 に示します。

10.1 特長

- タイマ A はインターバルタイマまたは時計用タイムベースとして設定可能
- タイマのオーバフローで割り込みを発生
- TMOW 端子から分周クロックを出力可能
32.768kHz を 32、16、8、4 分周したクロック (1kHz、2kHz、4kHz、8kHz)、またはシステムクロックを 32、16、8、4 分周したクロックを出力可能です。

インターバルタイマ

- 8 種類の内部クロック (/8192、 /4096、 /2048、 /512、 /256、 /128、 /32、 /8) を選択可能

時計用タイムベース

- 4 種類のオーバフロー周期 (1s、0.5s、0.25s、31.25ms) を選択可能 (32.768kHz 水晶発振器使用時)

10. タイマ A




図 10.1 タイマ A ブロック図

10.2 入出力端子

タイマ A の入出力端子を表 10.1 に示します。

表 10.1 端子構成

名称	略称	入出力	機能
クロック出力	TMOW	出力	タイマ A 分周クロック出力端子

10.3 レジスタの説明

タイマ A には以下のレジスタがあります。

- タイマモードレジスタA (TMA)
- タイマカウンタA (TCA)

10.3.1 タイマモードレジスタ A (TMA)

タイマ A は動作モードの選択、および分周クロック出力、入力クロックの選択を行います。

ビット	ビット名	初期値	R/W	説明
7	TMA7	0	R/W	アウトプットセレクト 7~5
6	TMA6	0	R/W	TMOW 端子から出力するクロックを選択します。
5	TMA5	0	R/W	000 : /32 001 : /16 010 : /8 011 : /4 100 : W/32 101 : W/16 110 : W/8 111 : W/4 クロック出力の詳細は「10.4.3 クロック出力」を参照してください。
4		1		リザーブビットです。読み出すと常に 1 が読み出されます。
3	TMA3	0	R/W	インターナルクロックセレクト 3 タイマ A の動作モードを選択します。 0 : プリスケアラ S の出力をカウントするインターバルタイマとして動作します。 1 : プリスケアラ W の出力をカウントする時計用タイムベースとして動作します。
2	TMA2	0	R/W	インターナルクロックセレクト 2~0
1	TMA1	0	R/W	TMA3=0 のとき、TCA に入力するクロックを選択します。
0	TMA0	0	R/W	000 : /8192 001 : /4096 010 : /2048 011 : /512 100 : /256 101 : /128 110 : /32 111 : /8 TMA3=1 のとき、オーバフロー周期を選択します。 (W として 32.768KHz の水晶発振器を使用した場合) 000 : 1s 001 : 0.5s 010 : 0.25s 011 : 0.03125s 1XX : PSW と TCA は共にリセット状態になります。

【注】 X : Don't care

10.3.2 タイマカウンタ A (TCA)

TCA は 8 ビットのリード可能なアップカウンタで、入力する内部クロックによりカウントアップされます。入力するクロックは TMA の TMA3 ~ TMA0 により選択します。TCA の値は、アクティブモード時は CPU からリードできますが、サブアクティブモード時ではリードできません。TCA がオーバーフローすると、割り込みフラグレジスタ 1 (IRR1) の IRRTA が 1 にセットされます。TCA は TMA の TMA3 ~ TMA2 を B'11 にセットすることでクリアできます。TCA の初期値は H'00 です。

10.4 動作説明

10.4.1 インターバル動作

TMA の TMA3 を 0 にセットすると、タイマ A は 8 ビットインターバルタイマとして動作します。

リセット時、TCA は H'00、TMA3 は 0 にクリアされるため、リセット直後はインターバルタイマとして停止することなくカウントアップを続けます。タイマ A の動作クロックは、TMA の TMA2 ~ TMA0 により、プリスケアラ S の出力する 8 種類の内部クロックを選択できます。

TCA のカウンタ値が H'FF になった後、クロックが入力されると、タイマ A はオーバーフローし、IRR1 の IRRTA が 1 にセットされます。このとき、割り込みイネーブルレジスタ 1 (IENR1) の IENTA が 1 ならば CPU に割り込み要求を発生します。オーバーフローすると TCA のカウンタ値は H'00 に戻り、再びカウントアップを開始します。したがって、256 回の入力クロックごとに、オーバーフロー出力を発生するインターバルタイマとして動作します。

10.4.2 時計用タイムベース動作

TMA の TMA3 を 1 にセットすると、タイマ A はプリスケアラ W の出力するクロックをカウントして、時計用タイムベースとして動作します。TCA のカウンタ値が H'FF になった後、クロックが入力されると、タイマ A はオーバーフローし、IRR1 の IRRTA が 1 にセットされます。このとき、割り込みイネーブルレジスタ 1 (IENR1) の IENTA が 1 ならば CPU に割り込み要求を発生します。タイマ A のオーバーフロー周期は、TMA の TMA1、TMA0 により 4 種類選択できます。時計用タイムベース動作時 (TMA3 = 1) に TMA2 を 1 にすると、TCA およびプリスケアラ W はともに H'00 にクリアされます。

10.4.3 クロック出力

PMR1 の TMOW を 1 にセットすると、TMOW 端子からクロックが出力されます。端子から出力されるクロックは、TMA の TMA7 ~ TMA5 により、8 種類のクロックが選択できます。システムクロックを 32、16、8、4 分周したクロックは、アクティブモード、スリープモードで出力され、32.768kHz を 32、16、8、4 分周したクロックは、アクティブモード、スリープモード、およびサブアクティブモードで出力されます。

10.5 使用上の注意事項

アクティブモード、スリープモード時に、時計用タイムベース機能を選択した場合、システムクロックと内部クロックとが非同期であるため同期回路で同期をとっています。これにより、カウント同期は最大で $1/ (s)$ の誤差が生じます。

11. タイマ V

タイマ V は 8 ビットのカウンタをベースにした 8 ビットタイマです。外部のイベントのカウンタが可能のほか、2 本のレジスタとのコンペアマッチ信号によりカウンタのリセット、割り込み要求、任意のデューティ比のパルス出力などが可能です。また、TRGV 端子からのトリガ入力によるカウント開始機能を備えていますので、トリガ入力から任意時間経過後にトリガと同期したパルスの出力制御が可能です。タイマ V のブロック図を図 11.1 に示します。

11.1 特長

- 7種類のクロックを選択可能
6種類の内部クロック (/128、 /64、 /32、 /16、 /8、 /4) と外部クロックのうちから選択できます。
- カウンタのクリア指定が可能
コンペアマッチA、コンペアマッチB、または外部リセット信号のうちから選択できます。カウント停止機能を選択しているときは、カウンタクリアと同時にカウントが停止します。
- 2つのコンペアマッチ信号の組合せでタイマ出力を制御
独立に動作可能な2つのコンペアマッチ信号の組合せによって、任意のデューティのパルス出力やPWM出力など種々の応用が可能です。
- 割り込み要因
コンペアマッチA、コンペアマッチB、タイマオーバフローの3種類があります。
- トリガ入力によるカウント開始機能
TRGV端子からのトリガ入力によるカウント開始機能を備えています。TRGV端子からのトリガ入力は立ち上がりエッジ、立ち下がりエッジ、両エッジからの選択が可能です。

11. タイマ V




図 11.1 タイマ V のブロック図

11.2 入出力端子

タイマ V の端子構成を表 11.1 に示します。

表 11.1 端子構成

名称	略称	入出力	機能
タイマ V 出力	TMOV	出力	タイマ V の波形出力端子
タイマ V クロック入力	TMCIV	入力	TCNTV に入力するクロック入力端子
タイマ V リセット入力	TMRIV	入力	TCNTV をリセットする外部入力端子
トリガ入力	TRGV	入力	カウント開始トリガ入力端子

11.3 レジスタの説明

タイマ V には以下のレジスタがあります。

- タイマカウンタ V (TCNTV)
- タイムコンスタントレジスタ A (TCORA)
- タイムコンスタントレジスタ B (TCORB)
- タイマコントロールレジスタ V0 (TCRV0)
- タイマコントロール/ステータスレジスタ V (TCSR V)
- タイマコントロールレジスタ V1 (TCRV1)

11.3.1 タイマカウンタ V (TCNTV)

TCNTV は、8 ビットのアップカウンタです。クロックは TCRV0 の CKS2~CKS0 により選択します。TCNTV の値は CPU から常にリード/ライトできます。TCNTV は、外部リセット入力信号またはコンペアマッチ信号 A、コンペアマッチ信号 B によりクリアすることができます。いずれの信号でクリアするかは、TCRV0 の CCLR1、CCLR0 により選択します。また、TCNTV がオーバフローすると、TCSR V の OVF が 1 にセットされます。TCNTV の初期値は H'00 です。

11.3.2 タイムコンスタントレジスタ A、B (TCORA、TCORB)

TCORA と TCORB は同一機能をもっています。

TCORA は 8 ビットのリード/ライト可能なレジスタです。TCORA の値は TCNTV と常に比較され、一致すると TCSR V の CMFA が 1 にセットされます。このとき TCRV0 の CMIEA が 1 なら CPU に対して割り込み要求を発生します。ただし、TCORA へのライトサイクルの T3 ステートでの比較は禁止されています。また、この一致信号 (コンペアマッチ A) と TCSR V の OS3~OS0 の設定により、TMOV 端子からのタイマ出力を制御することができます。

TCORA、TCORB の初期値は H'FF です。

11. タイマ V

11.3.3 タイマコントロールレジスタ V0 (TCRV0)

TCRV0 は TCNTV の入力クロックの選択、TCNTV のクリア条件指定、各割り込み要求の制御を行います。

ビット	ビット名	初期値	R/W	説明
7	CMIEB	0	R/W	コンペアマッチインタラプトイネーブル B 1 のとき TCSR の CMFB による割り込み要求がイネーブルになります。
6	CMIEA	0	R/W	コンペアマッチインタラプトイネーブル A 1 のとき TCSR の CMFA による割り込み要求がイネーブルになります。
5	OVIE	0	R/W	タイマオーバフローインタラプトイネーブル 1 のとき TCSR の OVF による割り込み要求がイネーブルになります。
4	CCLR1	0	R/W	カウンタクリア 1~0 TCNTV のクリア条件を指定します。 00 : クリアされません。 01 : コンペアマッチ A でクリアされます。 10 : コンペアマッチ B でクリアされます。 11 : TMRIV 端子の立ち上がりエッジにでクリアされます。 クリア後の TCNTV の動作は TCRV1 の TRGE によって異なります。
3	CCLR0	0	R/W	
2	CKS2	0	R/W	クロックセレクト 2~0 TCRV1 の ICKS0 との組合わせて、TCNTV に入力するクロックとカウント条件を選択します。表 11.2 を参照してください。
1	CKS1	0	R/W	
0	CKS0	0	R/W	

表 11.2 TCNTV に入力するクロックとカウント条件

TCRV0			TCRV1	説明
ビット 2	ビット 1	ビット 0	ビット 0	
CKS2	CKS1	CKS0	ICKS0	
0	0	0		クロック入力禁止
0	0	1	0	内部クロック /4 立ち下がりエッジでカウント
0	0	1	1	内部クロック /8 立ち下がりエッジでカウント
0	1	0	0	内部クロック /16 立ち下がりエッジでカウント
0	1	0	1	内部クロック /32 立ち下がりエッジでカウント
0	1	1	0	内部クロック /64 立ち下がりエッジでカウント
0	1	1	1	内部クロック /128 立ち下がりエッジでカウント
1	0	0		クロック入力禁止
1	0	1		外部クロックの立ち上がりエッジでカウント
1	1	0		外部クロックの立ち下がりエッジでカウント
1	1	1		外部クロックの立ち上がり / 立ち下がり両エッジでカウント

11.3.4 タイマコントロール/ステータスレジスタ V (TCSR V)

TCSR V はステータスフラグの表示およびコンペアマッチによる出力制御を行います。

ビット	ビット名	初期値	R/W	説明
7	CMFB	0	R/W	コンペアマッチフラグ B [セット条件] TCNTV の値と TCORB の値が一致したとき [クリア条件] CMFB = 1 の状態で、CMFB をリードした後、CMFB に 0 をライトしたとき
6	CMFA	0	R/W	コンペアマッチフラグ A [セット条件] TCNTV の値と TCORA の値が一致したとき [クリア条件] CMFA = 1 の状態で、CMFA をリードした後、CMFA に 0 をライトしたとき
5	OVF	0	R/W	タイマオーバフローフラグ [セット条件] TCNTV の値が H'FF から H'00 にオーバフローしたとき [クリア条件] OVF = 1 の状態で、OVF をリードした後、OVF に 0 をライトしたとき
4		1		リザーブビットです。リードすると常に 1 が読み出されます。
3	OS3	0	R/W	アウトプットセレクト 3~2
2	OS2	0	R/W	TCORB と TCNTV のコンペアマッチによる TOMV 端子の出力方法を選択します。 00 : 変化しない。 01 : 0 出力 10 : 1 出力 11 : トグル出力
1	OS1	0	R/W	アウトプットセレクト 1~0
0	OS0	0	R/W	TCORA と TCNTV のコンペアマッチによる TOMV 端子の出力方法を選択します。 00 : 変化しない。 01 : 0 出力 10 : 1 出力 11 : トグル出力

OS3 と OS2 はコンペアマッチ B による出力方法を選択し、OS1 と OS0 はコンペアマッチ A による出力方法を選択し、それぞれ独立に設定することができます。リセット後、最初のコンペアマッチが起こるまでのタイマ出力は 0 です。

11. タイマ V

11.3.5 タイマコントロールレジスタ V1 (TCRV1)

TCRV1 は TRGV 端子のエッジセレクト、TRGV 入力イネーブル、TCNTV の入力クロックの選択を行います。

ビット	ビット名	初期値	R/W	説明
7~5		すべて 1		リザーブビットです。読み出すと常に 1 が読み出されます。
4	TVEG1	0	R/W	TRGV 入力エッジセレクト
3	TVEG0	0	R/W	TRGV 端子の入力エッジを選択します。 00: TRGV からのトリガ入力を禁止 01: 立ち上がりエッジを選択 10: 立ち下がりエッジを選択 11: 立ち上がり / 立ち下がり両エッジを選択
2	TRGE	0	R/W	TVEG1、TVEG0 で選択されたエッジの入力により、TCNTV カウントアップが開始します。 0: TRGV 端子入力による TCNTV カウントアップの開始とコンペアマッチによる TCNTV クリア時の TCNTV カウントアップの停止を禁止 1: TRGV 端子入力による TCNTV カウントアップの開始とコンペアマッチによる TCNTV クリア時の TCNTV カウントアップの停止を許可
1		1		リザーブビットです。リードすると常に 1 が読み出されます。
0	ICKS0	0	R/W	インターナルクロックセレクト 0 TCRV0 の CKS2 ~ CKS0 との組合せで、TCNTV に入力するクロックを選択します。表 11.2 を参照してください。

11.4 動作説明

11.4.1 タイマ V の動作

1. タイマVの動作クロックは表11.2により、プリスケールSの出力する6種類の内部クロックまたは外部クロックを選択できます。動作クロックを選択するとTCNTVはカウントアップを開始します。内部クロックを選択した場合のカウントタイミングを図11.2に、外部クロックの両エッジを選択した場合のカウントタイミングを図11.3に示します。
2. TCNTVがH'FFからH'00にオーバフローすると、TCRV0のOVFがセットされます。このときのタイミングを図11.4に示します。このときTCRV0のOVIEが1なら、CPUに対して割り込み要求を発生します。
3. TCNTVはTCORA、TCORBと常に比較されており、一致するとTCSRのCMFA、CMFBがそれぞれ1にセットされます。コンペアマッチ信号は値が一致した最後の状態で発生します。このタイミングを図11.5に示します。このときTCRV0のCMIEA、CMIEBが1ならCPUに対して割り込み要求を発生します。
4. コンペアマッチAまたはBが発生したとき、TCSRのOS3 ~ OS0で選択された出力値がTMOV端子から出力されます。図11.6にコンペアマッチA信号によるトグル出力の場合の出力タイミングを示します。
5. TCRV0のCCLR1、CCLR0が01または10なら、対応するコンペアマッチでTCNTVがクリアされます。このクリアされるタイミングを図11.7に示します。

6. TCRV0のCCLR1、CCLR0が11なら、TMRIV端子入力の立ち上がりエッジでTCNTVがクリアされます。TMRIV入力のパルス幅は1.5システムクロック以上が必要です。このクリアされるタイミングを図11.8に示します。
7. TCRV1のTRGEが1にセットされている状態でカウンタクリア要因が発生すると、TCNTVのクリアと同時にカウントアップも停止します。TRGV端子からTCRV1のTVEG1、TVEG0で選択されたエッジが入力されると、TCNTVのカウントアップを再開します。




図 11.2 内部クロック動作時のカウントタイミング




図 11.3 外部クロック動作時のカウントタイミング

11. タイマ V




図 11.4 OVF のセットタイミング




図 11.5 CMFA と CMFB のセットタイミング




図 11.6 TMOV 出力タイミング




図 11.7 コンペアマッチによるクリアタイミング




図 11.8 TMRIV 入力によるクリアタイミング

11.5 タイマVの使用例

11.5.1 任意のデューティパルス出力

任意のデューティパルスを出力させる例を図 11.9 に示します。

1. TCORAのコンペアマッチによりTCNTVがクリアされるために、TCRV0のCCLR1とCCLR0を設定します。
2. TCORAのコンペアマッチにより1を出力、TCORBのコンペアマッチにより0を出力するようにTCSRのOS3～OS0を設定します。
3. TCRV0のCKS2～CKS0とTCRV1のICKS0を設定して、所望のクロックソースを選択します。
4. 以上の設定により周期がTCORA、パルス幅がTCORBで決まる波形をソフトウェアの介在なしに出力できます。




図 11.9 パルス出力例

11.5.2 TRGV 入力から任意の遅延時間と任意のパルス幅のパルス出力

TRGV 入力によるカウントアップ開始機能を用いて、TRGV 入力に対する任意の遅延時間と任意のパルス幅をもつパルスを出力することができます。この出力例を図 11.10 に示します。

1. TCRORBのコンペアマッチによりTCNTVがクリアされるように、TCRV0のCCLR1とCCLR0を設定します。
2. TCORAのコンペアマッチにより1を出力、TCORBのコンペアマッチにより0を出力になるようにTCSRのOS3～OS0を設定します。
3. TRGV入力の立ち下がりエッジが有効となるように、TCRV1のTVEG1～TVEG0とTRGEを設定します。
4. TCRV0のCKS2～CKS0とTCRV1のICKS0を設定して、所望のクロックソースを選択します。
5. 以上の設定により、TRGV入力からの遅延時間がTCORA、パルス幅が(TCORB - TCORA)の波形をソフトウェアの介入なしに出力できます。




図 11.10 TRGV 入力に同期したパルス出力例

11.6 使用上の注意事項

タイマ V の動作中、次のような競合や動作が起こりますので注意してください。

- レジスタへの書き込みはライトサイクル中のT3ステートで行われます。図11.11のようにTCNTVライトサイクル中のT3ステートでTCNTVのクリア信号が発生すると、クリアが優先されカウンタへの書き込みは行われません。TCNTVライトサイクル中のT3ステートでカウントアップが発生した場合は書き込みが優先されません。
- TCORA、TCORBへのライトサイクル中のT3ステートでコンペアマッチが発生した場合、TCORA、TCORBへのライトが優先され、コンペアマッチ信号は禁止されます。このタイミングを図11.12に示します。
- コンペアマッチAとコンペアマッチBが同時に発生すると、コンペアマッチAに対して設定されている出力と、コンペアマッチBに対して設定されている出力が競合する場合があります。この場合、トグル出力 > 1出力 > 0出力の優先順位に従って出力が変化します。
- 内部クロックを切り替えるタイミングによっては、TCNTVがカウントアップされる場合があります。内部クロックを使用する場合、システムクロック () を分周した内部クロックの立ち下がりエッジを検出してカウントクロックを発生しています。そのため図11.13のように切り替え前のクロック“High” 切り替え後のクロック“Low” レベルのようなタイミングでクロックが切り替わると、切り替えタイミングを立ち下がりエッジとみなしてカウントクロックを発生し、TCNTVがカウントアップされます。また、内部クロックと外部クロックを切り替えるときもTCNTVがカウントアップされることがあります。




図 11.11 TCNTV のライトとクリアの競合




図 11.12 TCORA へのライトとコンペアマッチの競合




図 11.13 内部クロックの切り替えと TCNTV 動作

12. タイマ W

タイマ W は、アウトプットコンペア機能、インプットキャプチャ機能を内蔵した 16 ビットのタイマです。外部イベントのカウントが可能のほか、タイマカウンタと 4 本のジェネラルレジスタのコンペアマッチ信号による任意のデューティ比のパルス出力など、多機能タイマとして種々の応用が可能です。

12.1 特長

- カウンタ入力クロック：5種類
4種類の内部クロック（、 /2、 /4、 /8）または外部クロック（外部イベントカウント）
- 最大4本のパルス入出力処理が可能
- ジェネラルレジスタ：4本
独立にアウトプットコンペアレジスタまたはインプットキャプチャレジスタとして設定可能
アウトプットコンペア / インプットキャプチャレジスタのバッファレジスタとしても使用可能
- タイマ入出力機能
アウトプットコンペア : 0出力 / 1出力 / トグル出力が可能
インプットキャプチャ : 立ち上がりエッジ / 立ち下がりエッジ / 両エッジを検出
カウンタクリア機能 : カウンタの周期設定が可能
PWMモード : 最大3相のPWM出力が可能
- タイマ出力初期値を任意に設定可能
- 5種類の割り込み要因
コンペアマッチ / インプットキャプチャ兼用割り込み × 4要因、オーバフロー割り込み

タイマ W の機能一覧を表 12.1 に、タイマ W のブロック図を図 12.1 に示します。

12. タイマ W

表 12.1 タイマ W 機能一覧

項目	カウンタ	入出力端子			
		FTIOA	FTIOB	FTIOC	FTIOD
カウントクロック	内部クロック： 、 /2、 /4、 /8 外部クロック： FTCl				
ジェネラルレジスタ (アウトプットコンペア/ インプットキャプチャ兼用 レジスタ)	周期設定は GRA	GRA	GRB	GRC バッファ動作時 GRAのバッファ レジスタ	GRD バッファ動作時 GRBのバッファ レジスタ
カウンタクリア機能	GRAの コンペアマッチ	GRAの コンペアマッチ	-	-	-
出力初期値設定機能	-				
バッファ動作	-			-	-
コンペア マッチ出力	0出力	-			
	1出力	-			
	トグル出力	-			
インプットキャプチャ機能	-				
PWMモード	-	-			
割り込み要因	オーバフロー	コンペアマッチ /インプットキ ャプチャ	コンペアマッチ /インプットキ ャプチャ	コンペアマッチ /インプットキ ャプチャ	コンペアマッチ /インプットキ ャプチャ




図 12.1 タイマ W のブロック図

12.2 入出力端子

タイマ W の端子構成を表 12.2 に示します。

表 12.2 端子構成

名称	略称	入出力	機能
外部クロック入力	FTCI	入力	外部クロック入力端子
インプットキャプチャ/ アウトプットコンペア A	FTIOA	入出力	GRA アウトプットコンペア出力/ GRA インプットキャプチャ入力端子
インプットキャプチャ/ アウトプットコンペア B	FTIOB	入出力	GRB アウトプットコンペア出力/ GRB インプットキャプチャ入力/ PWM 出力端子 (PWM モード時)
インプットキャプチャ/ アウトプットコンペア C	FTIOC	入出力	GRC アウトプットコンペア出力/ GRC インプットキャプチャ入力/ PWM 出力端子 (PWM モード時)
インプットキャプチャ/ アウトプットコンペア D	FTIOD	入出力	GRD アウトプットコンペア出力/ GRD インプットキャプチャ入力/ PWM 出力端子 (PWM モード時)

12.3 レジスタの説明

タイマ W には以下のレジスタがあります。

- タイマモードレジスタ W (TMRW)
- タイマコントロールレジスタ W (TCRW)
- タイマインタラプトイネーブルレジスタ W (TIERW)
- タイマステータスレジスタ W (TSRW)
- タイマ I/O コントロールレジスタ 0 (TIOR0)
- タイマ I/O コントロールレジスタ 1 (TIOR1)
- タイマカウンタ (TCNT)
- ジェネラルレジスタ A (GRA)
- ジェネラルレジスタ B (GRB)
- ジェネラルレジスタ C (GRC)
- ジェネラルレジスタ D (GRD)

12.3.1 タイマモードレジスタ W (TMRW)

TMRW はジェネラルレジスタの機能やタイマの出力モードなどを選択します。

ビット	ビット名	初期値	R/W	説明
7	CTS	0	R/W	カウンタスタート このビットが0のとき TCNT はカウント動作を停止し、1のときカウント動作を行います。
6		1		リザーブビットです。読み出すと常に1が読み出されます。
5	BUFEB	0	R/W	バッファ動作 B GRD の機能を選択します。 0: インพุットキャプチャ/アウトプットコンペアレジスタとして動作 1: GRB のバッファレジスタとして動作
4	BUFEA	0	R/W	バッファ動作 A GRC の機能を選択します。 0: インพุットキャプチャ/アウトプットコンペアレジスタとして動作 1: GRA のバッファレジスタとして動作
3		1		リザーブビットです。読み出すと常に1が読み出されます。
2	PWMD	0	R/W	PWM モード D FTIOD 端子の出力モードを選択します。 0: 通常のアウトプットコンペア出力 1: PWM 出力
1	PWMC	0	R/W	PWM モード C FTIOC 端子の出力モードを選択します。 0: 通常のアウトプットコンペア出力 1: PWM 出力
0	PWMB	0	R/W	PWM モード B FTIOB 端子の出力モードを選択します。 0: 通常のアウトプットコンペア出力 1: PWM 出力

12. タイマ W

12.3.2 タイマコントロールレジスタ W (TCRW)

TCRW は TCNT のカウンタクロックの選択、カウンタのクリア条件やタイマの出力レベルの設定を選択します。

ビット	ビット名	初期値	R/W	説明
7	CCLR	0	R/W	カウンタクリア このビットが1のときコンペアマッチ A によって TCNT がクリアされます。0のときは TCNT はフリーランニングカウンタとして動作します。
6	CKS2	0	R/W	クロックセレクト 2~0 TCNT に入力するクロックを選択します。 000: 内部クロック をカウント 001: 内部クロック /2 をカウント 010: 内部クロック /4 をカウント 011: 内部クロック /8 をカウント 1XX: 外部イベント(FTCI)の立ち上がりエッジをカウント 内部クロック を選択した場合、サブアクティブ、サブスリープモードではサブクロックをカウントします。
5	CKS1	0	R/W	
4	CKS0	0	R/W	
3	TOD	0	R/W	
2	TOC	0	R/W	タイマ出力レベルセット C 最初のコンペアマッチ C が発生するまでの FTIOC 端子の出力値を設定します。 0: 出力値 0* 1: 出力値 1*
1	TOB	0	R/W	タイマ出力レベルセット B 最初のコンペアマッチ B が発生するまでの FTIOB 端子の出力値を設定します。 0: 出力値 0* 1: 出力値 1*
0	TOA	0	R/W	タイマ出力レベルセット A 最初のコンペアマッチ A が発生するまでの FTIOA 端子の出力値を設定します。 0: 出力値 0* 1: 出力値 1*

【注】X: Don't care

* 出力値は変更した時点で反映されます。

12.3.3 タイマインタラプトイネーブルレジスタ W (TIERW)

TIERW はタイマ W の割り込み要求を制御します。

ビット	ビット名	初期値	R/W	説明
7	OVIE	0	R/W	タイマオーバーフロー割り込みイネーブル このビットが 1 のとき TSRW の OVF フラグによる割り込み要求 (FOVI) がイネーブルになります。
6		1		リザーブビットです。読み出すと常に 1 が読み出されます。
5		1		
4		1		
3	IMIED	0	R/W	インプットキャプチャ / コンペアマッチ割り込みイネーブル D このビットが 1 のとき TSRW の IMFD による割り込み要求 (IMID) がイネーブルになります。
2	IMIEC	0	R/W	インプットキャプチャ / コンペアマッチ割り込みイネーブル C このビットが 1 のとき TSRW の IMFC による割り込み要求 (IMIC) がイネーブルになります。
1	IMIEB	0	R/W	インプットキャプチャ / コンペアマッチ割り込みイネーブル B このビットが 1 のとき TSRW の IMFB による割り込み要求 (IMIB) がイネーブルになります。
0	IMIEA	0	R/W	インプットキャプチャ / コンペアマッチ割り込みイネーブル A このビットが 1 のとき TSRW の IMFA による割り込み要求 (IMIA) がイネーブルになります。

12.3.4 タイマステータスレジスタ W (TSRW)

TSRW は割り込み要求ステータスを表示します。

12. タイマ W

ビット	ビット名	初期値	R/W	説明
7	OVF	0	R/W	タイマオーバーフロー [セット条件] • TCNT が H'FFFF から H'0000 にオーバーフローしたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
6		1		リザーブビットです。読み出すと常に 1 が読み出されます。
5		1		
4		1		
3	IMFD	0	R/W	インพุットキャプチャ / コンペアマッチフラグ D [セット条件] • GRD がアウトプットコンペアレジスタとして機能していて、TCNT と一致したとき • GRD がインพุットキャプチャレジスタとして機能していて、インพุットキャプチャ信号により TCNT の値が GRD に転送されたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
2	IMFC	0	R/W	インพุットキャプチャ / コンペアマッチフラグ C [セット条件] • GRC がアウトプットコンペアレジスタとして機能していて、TCNT と一致したとき • GRC がインพุットキャプチャレジスタとして機能していて、インพุットキャプチャ信号により TCNT の値が GRC に転送されたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
1	IMFB	0	R/W	インพุットキャプチャ / コンペアマッチフラグ B [セット条件] • GRB がアウトプットコンペアレジスタとして機能していて、TCNT と一致したとき • GRB がインพุットキャプチャレジスタとして機能していて、インพุットキャプチャ信号により TCNT の値が GRB に転送されたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
0	IMFA	0	R/W	インพุットキャプチャ / コンペアマッチフラグ A [セット条件] • GRA がアウトプットコンペアレジスタとして機能していて、TCNT と一致したとき • GRA がインพุットキャプチャレジスタとして機能していて、インพุットキャプチャ信号により TCNT の値が GRA に転送されたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき

12.3.5 タイマ I/O コントロールレジスタ 0 (TIOR0)

TIOR0 は GRA、GRB および FTIOA、FTIOB 端子の機能を選択します。

ビット	ビット名	初期値	R/W	説明
7		1		リザーブビットです。読み出すと常に 1 が読み出されます。
6	IOB2	0	R/W	I/O コントロール B2 GRB の機能を選択します。 0 : アウトプットコンペアレジスタとして機能 1 : インพุットキャプチャレジスタとして機能
5	IOB1	0	R/W	I/O コントロール B1~0 IOB2 = 0 のとき 00 : コンペアマッチによる端子出力禁止 01 : GRB のコンペアマッチで FTIOB 端子へ 0 出力 10 : GRB のコンペアマッチで FTIOB 端子へ 1 出力 11 : GRB のコンペアマッチで FTIOB 端子へトグル出力 IOB2 = 1 のとき 00 : FTIOB 端子の立ち上がりエッジで GRB ヘインプットキャプチャ 01 : FTIOB 端子の立ち下がりエッジで GRB ヘインプットキャプチャ 1X : FTIOB 端子の両エッジで GRB ヘインプットキャプチャ
4	IOB0	0	R/W	
3		1		リザーブビットです。読み出すと常に 1 が読み出されます。
2	IOA2	0	R/W	I/O コントロール A2 GRA の機能を選択します。 0 : アウトプットコンペアレジスタとして機能 1 : インพุットキャプチャレジスタとして機能
1	IOA1	0	R/W	I/O コントロール A1~0 IOA2 = 0 のとき 00 : コンペアマッチによる端子出力禁止 01 : GRA のコンペアマッチで FTIOA 端子へ 0 出力 10 : GRA のコンペアマッチで FTIOA 端子へ 1 出力 11 : GRA のコンペアマッチで FTIOA 端子へトグル出力 IOA2 = 1 のとき 00 : FTIOA 端子の立ち上がりエッジで GRA ヘインプットキャプチャ 01 : FTIOA 端子の立ち下がりエッジで GRA ヘインプットキャプチャ 1X : FTIOA 端子の両エッジで GRA ヘインプットキャプチャ
0	IOA0	0	R/W	

【注】 X : Don't care

12. タイマ W

12.3.6 タイマ I/O コントロールレジスタ 1 (TIOR1)

TIOR1 は GRC、GRD および FTIOC、FTIOD 端子の機能を選択します。

ビット	ビット名	初期値	R/W	説 明
7		1		リザーブビットです。読み出すと常に 1 が読み出されます。
6	IOD2	0	R/W	I/O コントロール D2 GRD の機能を選択します。 0 : アウトプットコンペアレジスタとして機能 1 : インพุットキャプチャレジスタとして機能
5	IOD1	0	R/W	I/O コントロール D1 ~ 0 IOD2 = 0 のとき 00 : コンペアマッチによる端子出力禁止 01 : GRD のコンペアマッチで FTIOD 端子へ 0 出力 10 : GRD のコンペアマッチで FTIOD 端子へ 1 出力 11 : GRD のコンペアマッチで FTIOD 端子へトグル出力 IOD2 = 1 のとき 00 : FTIOD 端子の立ち上がりエッジで GRD ヘインプットキャプチャ 01 : FTIOD 端子の立ち下がりエッジで GRD ヘインプットキャプチャ 1X : FTIOD 端子の両エッジで GRD ヘインプットキャプチャ
4	IOD0	0	R/W	
3		1		リザーブビットです。読み出すと常に 1 が読み出されます。
2	IOC2	0	R/W	I/O コントロール C2 GRC の機能を選択します。 0 : アウトプットコンペアレジスタとして機能 1 : インพุットキャプチャレジスタとして機能
1	IOC1	0	R/W	I/O コントロール C1 ~ 0 IOC2 = 0 のとき 00 : コンペアマッチによる端子出力禁止 01 : GRC のコンペアマッチで FTIOC 端子へ 0 出力 10 : GRC のコンペアマッチで FTIOC 端子へ 1 出力 11 : GRC のコンペアマッチで FTIOC 端子へトグル出力 IOC2 = 1 のとき 00 : FTIOC 端子の立ち上がりエッジで GRC ヘインプットキャプチャ 01 : FTIOC 端子の立ち下がりエッジで GRC ヘインプットキャプチャ 1X : FTIOC 端子の両エッジで GRC ヘインプットキャプチャ
0	IOC0	0	R/W	

【注】 X : Don't care

12.3.7 タイマカウンタ (TCNT)

TCNT は 16 ビットのリード/ライト可能なアップカウンタです。入力クロックは TCRW の CKS2 ~ CKS0 のビットにより選択します。TCRW の CCLR の設定により GRA とのコンペアマッチにより H'0000 にクリアすることができます。TCNT が H'FFFF から H'0000 にオーバーフローすると、TSRW の OVFL が 1 にセットされます。このとき TIERW の OVIE がセットされていると割り込み要求を発生します。TCNT は 8 ビット単位のアクセスはできません。常に 16 ビット単位でアクセスしてください。TCNT の初期値は H'0000 です。

12.3.8 ジェネラルレジスタ A、B、C、D (GRA、GRB、GRC、GRD)

ジェネラルレジスタは 16 ビットのリード/ライト可能なレジスタで、アウトプットコンペアレジスタとしてもインプットキャプチャレジスタとしても使用できます。機能の切り替えは、TIOR0、TIOR1 により行います。

アウトプットコンペアレジスタに設定されたジェネラルレジスタの値は TCNT の値と常に比較されます。両者が一致 (コンペアマッチ) すると、TSRW の IMFA ~ IMFD フラグが 1 にセットされます。このとき TIERW の IMIEA ~ IMIED がセットされていると割り込み要求を発生します。また TIOR によりコンペアマッチ出力を設定することができます。

インプットキャプチャレジスタに設定されたジェネラルレジスタは、外部からのインプットキャプチャ信号を検出すると TCNT の値が格納され、TSRW の IMFA ~ IMFD のフラグが 1 にセットされます。このとき TIERW の IMIEA ~ IMIED がセットされていると割り込み要求を発生します。インプットキャプチャ信号の検出エッジは TIOR により選択できます。

また、GRC は GRA のバッファレジスタとして、GRD は GRB のバッファレジスタとしてそれぞれ使用することもできます。この機能は TMRW の BUFEA、BUFEB により選択できます。

例えば、GRA がアウトプットコンペアレジスタとして、GRC が GRA のバッファレジスタとして設定された場合、コンペアマッチ A が発生するたびにバッファレジスタ GRC の値が GRA に転送されます。

GRA がインプットキャプチャレジスタとして、GRC が GRA のバッファレジスタとして設定された場合、インプットキャプチャが発生すると、TCNT の値が GRA に、GRA の値がバッファレジスタ GRC に転送されます。

GRA ~ GRD は 8 ビット単位のアクセスはできません。常に 16 ビット単位でアクセスしてください。GRA ~ GRD の初期値は H'FFFF です。

12.4 動作説明

タイマ W には次の動作モードがあります。

- 通常動作
- PWM動作

12.4.1 通常動作

TCNT はフリーランニングカウント動作または周期カウント動作します。TCNT はリセット直後はフリーランニングカウンタの設定となっており、TMRW の CST ビットを 1 にセットするとカウント動作を開始します。TCNT が H'FFFF から H'0000 にオーバーフローすると TSRW の OVF フラグが 1 にセットされ、TIERW の OVIE ビットが 1 であれば割り込み要求を発生します。フリーランニングカウンタの動作を図 12.2 に示します。




図 12.2 フリーランニングカウンタの動作

周期設定用の GRA をアウトプットコンペアレジスタに設定し、TCRW の CCLR を 1 にセットすると周期カウント動作を行います。カウント値が GRA と一致すると TCNT は H'0000 にクリアされ、TSRW の IMFA ビットが 1 にセットされます。このとき、対応する TIERW の IMIEA ビットが 1 であれば割り込み要求を発生します。TCNT は H'0000 からアップカウント動作を継続します。周期カウンタの動作を図 12.3 に示します。




図 12.3 周期カウンタの動作

ジェネラルレジスタをアウトプットコンペアレジスタに設定することにより、コンペアマッチ A~D によって FTIOA、FTIOB、FTIOC、FTIOD 端子から 0 出力 / 1 出力 / トグル出力を行うことができます。TCNT をフリーランニング動作させ、コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力に設定した例を図 12.4 に示します。設定したレベルと端子のレベルが一致した場合は端子のレベルは変化しません。




図 12.4 0 出力、1 出力の動作例 (TOA = 0、TOB = 1 の場合)

TCNT をフリーランニング動作させ、コンペアマッチ A、およびコンペアマッチ B によりトグル出力となるように設定した例を図 12.5 に示します。




図 12.5 トグル出力の動作例 (TOA = 0、TOB = 1 の場合)

12. タイマ W

TCNT を周期カウント動作、コンペアマッチ A、B ともにトグル出力となるように設定した例を図 12.6 に示します。




図 12.6 トグル出力の動作例 (TOA = 0、TOB = 1 の場合)

ジェネラルレジスタをインプットキャプチャレジスタに設定することにより、FTIOA ~ FTIOD 端子の入力エッジを検出して TCNT の値を GRA、GRB、GRC、GRD に転送できます。検出エッジは立ち上がり / 立下り / 両エッジから選択できます。インプットキャプチャ機能を利用することで、パルス幅や周期の測定を行うことができます。TCNT はフリーランニングカウント動作に設定し、FTIOA 端子のインプットキャプチャ入力エッジに両エッジ、FTIOB 端子のインプットキャプチャ入力エッジに立ち下がりエッジを選択した例を図 12.7 に示します。




図 12.7 インプットキャプチャ動作例

GRA を入力キャプチャレジスタに設定し、GRC を GRA のバッファレジスタとして設定した場合の動作例を図 12.8 に示します。TCNT はフリーランニング動作、FTIOA 端子の入力キャプチャ入力エッジは立ち上がりエッジ、立ち下がりエッジの両エッジを選択した例です。バッファ動作が設定されているため、入力キャプチャ A により TCNT の値が GRA に格納されると同時に、それまで GRA に格納されていた値が GRC に転送されます。




図 12.8 バッファ動作例(入力キャプチャの場合)

12.4.2 PWM 動作

PWM モードは GRA を周期レジスタ、GRB、GRC、GRD をデューティレジスタとして FTIOB、FTIOC、FTIOD 出力端子よりそれぞれ PWM 波形を出力します。最大 3 相の PWM 出力が可能です。PWM モードではジェネラルレジスタは自動的にアウトプットコンペアレジスタとして機能します。出力レベルは TCRW の TOB ~ TOD で決まります。TOB = 1 のとき、FTIOB 出力端子はコンペアマッチ A により 1 に初期化され、コンペアマッチ B により 0 を出力します。また TOB = 0 のときは FTIOB 出力端子はコンペアマッチ A により 0 に初期化され、コンペアマッチ B により 1 を出力します。PWM モードに設定された出力端子は TIOR0、TIOR1 の出力の設定は無効となります。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

コンペアマッチ A で TCNT をクリアして 1 を出力 (TOB = TOC = TOD = 1) し、コンペアマッチ B、C、D で 0 を出力する場合の動作例を図 12.9 に示します。

12. タイマ W




図 12.9 PWM モード動作例(1)

コンペアマッチ A で TCNT をクリアして 0 を出力($TOB = TOC = TOD = 0$)し、コンペアマッチ B、C、D で 1 を出力する場合の動作例を図 12.10 に示します。




図 12.10 PWM モード動作例(2)

FTIOB 端子を PWM モードに設定し、GRB を GRB のバッファレジスタとして設定した場合の動作例を図 12.11 に示します。TCNT はコンペアマッチ A によりクリア、出力はコンペアマッチ B で 1 出力、コンペアマッチ A で 0 出力に設定した例です。

バッファ動作が設定されているため、コンペアマッチ B が発生すると出力を変化させると同時にバッファレジスタ GRD の値が GRB に転送されます。この動作は、コンペアマッチ B が発生する度に繰り返されます。




図 12.11 バッファ動作例 (アウトプットコンペアの場合)

12. タイマ W

PWM モードで、デューティ 0%、デューティ 100% の PWM 波形を出力する例を図 12.12、図 12.13 に示します。




図 12.12 PWM モード動作例 (TOB、TOC、TOD = 0、初期出力 0 の場合)




図 12.13 PWM モード動作例(TOB、TOC、TOD = 1、初期出力 1 の場合)

12.5 動作タイミング

12.5.1 TCNT のカウントタイミング

内部クロック動作の場合の TCNT のカウントタイミングを図 12.14 に示します。また、外部クロック動作の場合の TCNT のカウントタイミングを図 12.15 に示します。なお外部クロックのパルス幅は 2 システムクロック () 以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。




図 12.14 内部クロック動作時のカウントタイミング




図 12.15 外部クロック動作時のカウントタイミング

12.5.2 アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と GR が一致した最後のステート（TCNT が一致したカウント値を更新するタイミング）で発生します。コンペアマッチ信号が発生したとき、TIOR で設定される出力値がアウトプットコンペア出力端子（FTIOA、FTIOB、FTIOC、FTIOD）に出力されます。

TCNT と GR が一致した後、TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。アウトプットコンペア出力タイミングを図 12.16 に示します。




図 12.16 アウトプットコンペア出力タイミング

12.5.3 インプットキャプチャタイミング

インプットキャプチャ入力、TIOR0、TIOR1 の設定により立ち上がりエッジ / 立ち下がりエッジ / 両エッジの選択ができます。立ち下がりエッジを選択した場合のタイミングを図 12.17 に示します。なおインプットキャプチャ入力信号のパルス幅は 2 システムクロック（ ）以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。




図 12.17 インプットキャプチャ入力信号タイミング

12.5.4 コンペアマッチによるカウンタクリアタイミング

コンペアマッチ A によるカウンタクリアのタイミングを図 12.18 に示します。GRA の値を N とすると、カウンタは 0 から N までカウントし、周期は N+1 となります。




図 12.18 コンペアマッチによるカウンタクリアタイミング

12.5.5 バッファ動作タイミング

バッファ動作の場合のタイミングを図 12.19、図 12.20 に示します。




図 12.19 バッファ動作タイミング (コンペアマッチ)




図 12.20 バッファ動作タイミング (インプットキャプチャ)

12.5.6 コンペアマッチ時の IMFA ~ IMFD フラグのセットタイミング

アウトプットコンペアレジスタとして機能している場合の IMFA ~ IMFD フラグは、ジェネラルレジスタ(GRA、GRB、GRC、GRD)と TCNT が一致したときに 1 にセットされます。

コンペアマッチ信号は、一致した最後のステート (TCNT が一致したカウント値を更新するタイミング) で発生します。したがって、TCNT とジェネラルレジスタ(GRA、GRB、GRD) が一致した後、TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

図 12.21 に IMFA ~ IMFD フラグのセットタイミングを示します。




図 12.21 コンペアマッチ時の IMFA ~ IMFD フラグのセットタイミング

12.5.7 インプットキャプチャ時のフラグセットタイミング

インプットキャプチャレジスタとして機能している場合の IMFA ~ IMFD フラグは、インプットキャプチャの発生により 1 にセットされます。図 12.22 に IMFA ~ IMFD フラグのセットタイミングを示します。




図 12.22 インプットキャプチャ発生時の IMFA ~ IMFD フラグのセットタイミング

12.5.8 ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードした後、0 をライトするとクリアされます。

CPU によるステータスフラグのクリアのタイミングを図 12.23 に示します。




図 12.23 CPU によるステータスフラグのクリアタイミング

12.6 使用上の注意事項

タイマ W の動作中、次のような競合や動作が起こりますので注意してください。

1. 入力クロックおよびインプットキャプチャのパルス幅は2システムクロック () 以上必要です。これ以下のパルス幅では正しく動作しません。
2. レジスタへの書き込みはライトサイクル中のT2ステートで行われます。図12.24のようにTCNTライトサイクル中のT2ステートでカウンタクリア信号が発生すると、TCNTのクリアが優先されTCNTへの書き込みは行われません。TCNTに対する書き込みとTCNTのカウンタアップが競合した場合は書き込みが優先されません。
3. 内部クロックを切り替えるタイミングによっては、TCNTがカウンタアップされる場合があります。内部クロックを使用する場合、システムクロック () を分周した内部クロックの立ち上がりエッジを検出してカウンタクロックを発生しています。そのため図12.25のように切り換え前のクロック“Low” 切り換え後のクロック“High” レベルのようなタイミングでクロックが切り換わると、切り換えタイミングを立ち上がりエッジとみなしてカウンタクロックを発生し、TCNTがカウンタアップされます。
4. 割り込み要求が発生した状態でモジュールスタンバイ状態にすると割り込み要因がクリアできません。事前に割り込みをディスエーブルにしてモジュールスタンバイ状態にしてください。




図 12.24 TCNT のライトとクリアの競合




図 12.25 内部クロックの切り換えと TCNT 動作

13. ウォッチドッグタイマ

ウォッチドッグタイマは8ビットのタイマで、システムの暴走などによりカウンタの値が書き換えられずオーバフローするとLSI内部をリセットします。ウォッチドッグタイマのブロック図を図13.1に示します。




図 13.1 ウォッチドッグタイマのブロック図

13.1 特長

- 9種類の内部クロックを選択可能
タイマのカウントクロックとして8種類の内部クロック (/64、 /128、 /256、 /512、 /1024、 /2048、 /4096、 /8192) または内部発振器を選択可能です。内部発振器を選択した場合はすべての動作モードでウォッチドッグタイマとして動作します。
- カウンタのオーバフローでリセット信号を発生
オーバフロー周期は、選択したクロックの1倍から256倍まで設定可能です。

13.2 レジスタの説明

ウォッチドッグタイマには以下のレジスタがあります。

- タイマコントロール/ステータスレジスタWD (TCSRWD)
- タイマカウンタWD (TCWD)
- タイマモードレジスタWD (TMWD)

13. ウォッチドッグタイマ

13.2.1 タイマコントロール/ステータスレジスタ WD (TCSRWD)

TCSRWD は TCSRWD 自身と TCWD の書き込み制御を行うレジスタです。また、ウォッチドッグタイマの動作制御と動作状態を示す機能も持っています。本レジスタの書き換えは MOV 命令で行ってください。ビット操作命令では設定値の変更ができません。

ビット	ビット名	初期値	R/W	説明
7	B6WI	1	R/W	ビット 6 書き込み禁止 このビットへの書き込み値が 0 のときだけ、このレジスタのビット 6 に対する書き込みが有効となります。リードすると常に 1 が読み出されます。
6	TCWE	0	R/W	タイマカウンタ W 書き込み許可 このビットが 1 のとき TCWD がライトイネーブルとなります。このビットにデータを書き込むときはビット 7 の書き込み値は 0 にしてください。
5	B4WI	1	R/W	ビット 4 書き込み禁止 このビットへの書き込み値が 0 のときだけ、このレジスタのビット 4 に対する書き込みが有効となります。リードすると常に 1 が読み出されます。
4	TCSRWE	0	R/W	タイマコントロール/ステータスレジスタ W 書き込み許可 このビットが 1 のときこのレジスタのビット 2 およびビット 0 がライトイネーブルとなります。このビットにデータを書き込むときはビット 5 の書き込み値は 0 にしてください。
3	B2WI	1	R/W	ビット 2 書き込み禁止 このビットへの書き込み値が 0 のときだけ、このレジスタのビット 2 に対する書き込みが有効となります。リードすると常に 1 が読み出されます。
2	WDON	0	R/W	ウォッチドッグタイマオン このビットを 1 にセットすると、TCWD がカウントアップを開始します。0 にクリアすると TCWD はカウントアップを停止します。 [クリア条件] • リセット • TCSRWE = 1 の状態で B2WI に 0、WDON に 0 をライトしたとき [セット条件] • TCSRWE = 1 の状態で B2WI に 0、WDON に 1 をライトしたとき
1	B0WI	1	R/W	ビット 0 書き込み禁止 このビットへの書き込み値が 0 のときだけ、このレジスタのビット 0 に対する書き込みが有効となります。リードすると常に 1 が読み出されます。
0	WRST	0	R/W	ウォッチドッグタイマリセット [クリア条件] • RES 端子によるリセット • TCSRWE = 1 の状態で、B0WI に 0、WRST に 0 をライトしたとき [セット条件] • TCWD がオーバフローし、内部リセット信号が発生したとき

13.2.2 タイマカウンタ WD (TCWD)

TCWD は 8 ビットのリード/ライト可能なアップカウンタです。TCWD が H'FF から H'00 にオーバーフローすると内部リセット信号が発生し、TCSRWD の WRST が 1 にセットされます。TCWD の初期値は H'00 です。

13.2.3 タイマモードレジスタ WD (TMWD)

TMWD は入力クロックの選択を行います。

ビット	ビット名	初期値	R/W	説明
7~4		すべて 1		リザーブビットです。読み出すと常に 1 が読み出されます。
3	CKS3	1	R/W	クロックセレクト 3~0
2	CKS2	1	R/W	TCWD に入力するクロックを選択します。
1	CKS1	1	R/W	1000 : 内部クロック : /64 をカウント
0	CKS0	1	R/W	1001 : 内部クロック : /128 をカウント
				1010 : 内部クロック : /256 をカウント
				1011 : 内部クロック : /512 をカウント
				1100 : 内部クロック : /1024 をカウント
				1101 : 内部クロック : /2048 をカウント
				1110 : 内部クロック : /4096 をカウント
				1111 : 内部クロック : /8192 をカウント
				0XXX : 内部発振器
				内部発振器によるオーバーフロー周期については「第 20 章 電気的特性」を参照してください。

【注】 X : Don't care

13.3 動作説明

ウォッチドッグタイマは、8ビットのアップカウンタを備えています。TCSRWDのTCSRWE=1の状態ではB2WIに0、WDONに1を同時にライトすると、TCWDはカウントアップを開始します（ウォッチドッグタイマを動作させるためには、TCSRWDへ2回ライトアクセスが必要となります）。TCWDのカウント値がH'FFからオーバーフローすると内部リセット信号を発生します。内部リセット信号はoscクロックで512クロック分の時間出力されます。TCWDはライト可能なカウンタですので、TCWDに値を設定すると、その値からカウントアップを行います。したがって、TCWDの設定値により、オーバーフロー周期を1~256入力クロックの範囲で設定できます。ウォッチドッグタイマ動作例を図13.2に示します。




図 13.2 ウォッチドッグタイマの動作例

14. シリアルコミュニケーションインタフェース 3 (SCI3)

SCI3 (シリアルコミュニケーションインタフェース 3) は、調歩同期式とクロック同期式の 2 方式のシリアルデータ通信が可能です。調歩同期方式では Universal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communication Interface Adapter (ACIA) などの標準の調歩同期式通信用 LSI とのシリアルデータ通信ができます。また、調歩同期方式では複数のプロセッサ間のシリアルデータ通信機能 (マルチプロセッサ通信機能) を備えています。SCI3 のブロック図を図 14.1 に示します。

14.1 特長

- シリアルデータ通信フォーマットを調歩同期式またはクロック同期式に設定可能
- 全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。また、送信部および受信部ともにダブルバッファ構造になっていますので、連続送受信が可能です。

- 内蔵ボーレートジェネレータで任意のビットレートを選択可能
- 送受信クロックソースとして内蔵ボーレートジェネレータまたは外部クロックを選択可能
- 6種類の割り込み要因

送信終了、送信データエンプティ、受信データフル、オーバランエラー、フレーミングエラー、パリティエラーの割り込み要因があります。

調歩同期式モード

- データ長：7ビット / 8ビット選択可能
- ストップビット長：1ビット / 2ビット選択可能
- パリティ：偶数パリティ / 奇数パリティ / パリティなしから選択可能
- 受信エラーの検出：パリティエラー、オーバランエラー、フレーミングエラー
- ブレークの検出：フレーミングエラー発生時RXD端子のレベルを直接読み出すことでブレークを検出可能

クロック同期式モード

- データ長：8ビット
- 受信エラーの検出：オーバランエラー

14. シリアルコミュニケーションインタフェース 3 (SCI3)




図 14.1 SCI3 のブロック図

14.2 入出力端子

SCI3 の端子構成を表 14.1 に示します。

表 14.1 端子構成

名称	略称	入出力	機能
SCI3 クロック	SCK3	入出力	SCI3 のクロック入出力端子
SCI3 レシーブデータ入力	RXD	入力	SCI3 の受信データ入力端子
SCI3 トランスミットデータ出力	TXD	出力	SCI3 の送信データ出力端子

14.3 レジスタの説明

SCI3には以下のレジスタがあります。

- レシーブシフトレジスタ (RSR)
- レシーブデータレジスタ (RDR)
- トランスミットシフトレジスタ (TSR)
- トランスミットデータレジスタ (TDR)
- シリアルモードレジスタ (SMR)
- シリアルコントロールレジスタ3 (SCR3)
- シリアルステータスレジスタ (SSR)
- ビットレートレジスタ (BRR)

14.3.1 レシーブシフトレジスタ (RSR)

RSRはRXD端子から入力されたシリアルデータをパラレル変換するための受信用シフトレジスタです。1フレーム分のデータを受信すると、データは自動的にRDRへ転送されます。CPUからは直接アクセスすることはできません。

14.3.2 レシーブデータレジスタ (RDR)

RDRは受信データを格納するための8ビットのレジスタです。1フレーム分のデータを受信するとRSRから受信データがこのレジスタへ転送され、RSRは次のデータを受信可能となります。RSRとRDRはダブルバッファ構造になっているため連続受信動作が可能です。RDRのリードはSSRのRDRFが1にセットされていることを確認して1回だけ行ってください。RDRはCPUからライトできません。RDRの初期値はH'00です。

14.3.3 トランスミットシフトレジスタ (TSR)

TSRはシリアルデータを送信するためのシフトレジスタです。TDRに書き込まれた送信データは自動的にTSRに転送され、LSBから順にTXD端子に送出することでシリアルデータ送信を行います。CPUからは直接アクセスすることはできません。

14.3.4 トランスミットデータレジスタ (TDR)

TDRは送信データを格納するための8ビットのレジスタです。TSRに空を検出するとTDRに書き込まれた送信データはTSRに転送されて送信を開始します。TDRとTSRはダブルバッファ構造になっているため連続送信動作が可能です。1フレーム分のデータを送信したときTDRにつぎの送信データが書き込まれていればTSRへ転送して送信を継続します。シリアル送信を確実に行うため、TDRへの送信データのライトは必ずSSRのTDREが1にセットされていることを確認して1回だけ行うようにしてください。TDRの初期値はH'FFです。

14. シリアルコミュニケーションインタフェース 3 (SCI3)

14.3.5 シリアルモードレジスタ (SMR)

SMR はシリアルデータ通信フォーマットと内蔵ボーレートジェネレータのクロックソースを選択するためのレジスタです。

ビット	ビット名	初期値	R/W	説明
7	COM	0	R/W	コミュニケーションモード 0: 調歩同期式モードで動作します。 1: クロック同期式モードで動作します。
6	CHR	0	R/W	キャラクタレングス (調歩同期式モードのみ有効) 0: データ長 8 ビットのフォーマットで送受信します。 1: データ長 7 ビットのフォーマットで送受信します。
5	PE	0	R/W	パリティイネーブル (調歩同期式モードのみ有効) このビットが 1 のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。
4	PM	0	R/W	パリティモード (調歩同期式モードで PE = 1 のときのみ有効) 0: 偶数パリティで送受信します。 1: 奇数パリティで送受信します。
3	STOP	0	R/W	ストップビットレングス (調歩同期式モードのみ有効) 送信時のストップビットの長さを選択します。 0: 1 ストップビット 1: 2 ストップビット 受信時はこのビットの設定値にかかわらずストップビットの 1 ビット目のみチェックし、2 ビット目が 0 の場合は次の送信キャラクタのスタートビットとみなします。
2	MP	0	R/W	マルチプロセッサモード このビットが 1 のときマルチプロセッサ通信機能がイネーブルになります。 PE、PM ビットの設定値は無効になります。クロック同期式モードではこのビットは 0 に設定してください。
1	CKS1	0	R/W	クロックセレクト 1~0 内蔵ボーレートジェネレータのクロックソースを選択します。 00: クロック (n=0) 01: /4 クロック (n=1) 10: /16 クロック (n=2) 11: /64 クロック (n=3) このビットの設定値とボーレートの関係については、「14.3.8 ビットレートレジスタ (BRR)」を参照してください。n は設定値の 10 進表示で、「14.3.8 ビットレートレジスタ (BRR)」中の n の値を表します。
0	CKS0	0	R/W	

14.3.6 シリアルコントロールレジスタ 3 (SCR3)

SCR3 は以下の送受信動作と割り込み制御、送受信クロックソースの選択を行うためのレジスタです。各割り込み要求については「14.7 割り込み要求」を参照してください。

ビット	ビット名	初期値	R/W	説明
7	TIE	0	R/W	トランスミットインタラプトイネーブル このビットを 1 セットすると、TXI 割り込み要求がイネーブルになります。
6	RIE	0	R/W	レシーブインタラプトイネーブル このビットを 1 セットすると、RXI および ERI 割り込み要求がイネーブルになります。
5	TE	0	R/W	トランスミットイネーブル このビットが 1 のとき送信動作が可能になります。
4	RE	0	R/W	レシーブイネーブル このビットが 1 のとき受信動作が可能になります。
3	MPIE	0	R/W	マルチプロセッサインタラプトイネーブル (調歩同期式モードで SMR の MP = 1 のとき有効) このビットを 1 にセットすると、マルチプロセッサビットが 0 の受信データは読みとばし、SSR の RDRF、FER、OER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 のデータを受信すると、このビットは自動的にクリアされ通常の受信動作に戻ります。詳細は「14.6 マルチプロセッサ通信機能」を参照してください。
2	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル このビットを 1 にセットすると TEI 割り込み要求がイネーブルになります。
1	CKE1	0	R/W	クロックイネーブル 1 ~ 0 クロックソースを選択します。 調歩同期式の場合 00 : 内部ポーレートジェネレータ 01 : 内部ポーレートジェネレータ (SCK3 端子からビットレートと同じ周波数のクロックを出力します) 10 : 外部クロック (SCK3 端子からビットレートの 16 倍の周波数のクロックを入力してください。) 11 : リザーブ クロック同期式の場合 00 : 内部クロック (SCK3 端子機能はクロック出力端子となります。) 01 : リザーブ 10 : 外部クロック (SCK3 端子機能はクロック入力端子となります。) 11 : リザーブ
0	CKE0	0	R/W	

14. シリアルコミュニケーションインタフェース 3 (SCI3)

14.3.7 シリアルステータスレジスタ (SSR)

SSR は SCI3 のステータスフラグと送受信マルチプロセッサビットで構成されます。TDRE、RDRF、OER、PER、FER はクリアのみ可能です。

ビット	ビット名	初期値	R/W	説明
7	TDRE	1	R/W	トランスミットデータレジスタエンプティ TDR 内の送信データの有無を表示します。 [セット条件] • SCR3 の TE が 0 のとき • TDR から TSR にデータが転送されたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき • TDR へ送信データをライトしたとき
6	RDRF	0	R/W	レシーブデータレジスタフル RDR 内の受信データの有無を表示します。 [セット条件] • 受信が正常終了し、RSR から RDR へ受信データが転送されたとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき • RDR のデータをリードしたとき
5	OER	0	R/W	オーバランエラー [セット条件] • 受信中にオーバランエラーが発生したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
4	FER	0	R/W	フレーミングエラー [セット条件] • 受信中にフレーミングエラーが発生したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
3	PER	0	R/W	パリティエラー [セット条件] • 受信中にパリティエラーが発生したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき

ビット	ビット名	初期値	R/W	説明
2	TEND	1	R	トランスミットエンド [セット条件] • SCR3のTEが0のとき • 送信キャラクタの最後尾ビットの送信時、TDREが1のとき [クリア条件] • 1の状態をリードした後、0をライトしたとき • TDRへ送信データをライトしたとき
1	MPBR	0	R	マルチプロセッサビットレシーブ 受信キャラクタ中のマルチプロセッサビットを格納します。SCR3のRE=0のときは変化しません。
0	MPBT	0	R/W	マルチプロセッサビットトランスファ 送信キャラクタに付加するマルチプロセッサビットの値を指定します。

14.3.8 ビットレートレジスタ (BRR)

BRRはビットレートを設定する8ビットのレジスタです。BRRの初期値はH'FFです。調歩同期式モードにおけるSMRのCKS1、CKS0の値nとBRRの値Nの設定例を表14.2に、調歩同期式モードの最大ビットレートを表14.3に示します。いずれもアクティブ(高速)モードでの値を示しています。クロック同期式モードにおけるSMRのCKS1、CKS0の値nとBRRの値Nの設定例を表14.4に示します。アクティブ(高速)モードでの値を示しています。その他の動作周波数とビットレートの組み合わせに対するBRRの設定値Nと誤差は以下の計算式で求められます。

[調歩同期式モード]

$$N = \frac{1}{64 \times 2^{2n-1} \times B} \times 10^6 - 1$$

$$\text{誤差}(\%) = \left\{ \frac{\times 10^6}{(N+1) \times B \times 64 \times 2^{2n-1}} - 1 \right\} \times 100$$

[クロック同期式モード]

$$N = \frac{1}{8 \times 2^{2n-1} \times B} \times 10^6 - 1$$

B: ビットレート (bit/s)

N: ボーレートジェネレータのBRRの設定値 (0 ≤ N ≤ 255)

: 動作周波数 (MHz)

n: SMRのCKS1、CKS0の設定値 (0 ≤ n ≤ 3)

14. シリアルコミュニケーションインタフェース 3 (SCI3)

表 14.2 ビットレートに対する BRR の設定例〔調歩同期式モード〕

ビット レート (bit/s)	(MHz)											
	2			2.097152			2.4576			3		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	141	0.03	1	148	-0.04	1	174	-0.26	1	212	0.03
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16
1200	0	51	0.16	0	54	-0.70	0	63	0.00	0	77	0.16
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16
4800	0	12	0.16	0	13	-2.48	0	15	0.00	0	19	-2.34
9600	0	6	-6.99	0	6	-2.48	0	7	0.00	0	9	-2.34
19200	0	2	8.51	0	2	13.78	0	3	0.00	0	4	-2.34
31250	0	1	0.00	0	1	4.86	0	1	22.88	0	2	0.00
38400	0	1	-18.62	0	1	-14.67	0	1	0.00			

(つづき)

ビット レート (bit/s)	(MHz)											
	3.6864			4			4.9152			5		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	64	0.70	2	70	0.03	2	86	0.31	2	88	-0.25
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	-1.36
9600	0	11	0.00	0	12	0.16	0	15	0.00	0	15	1.73
19200	0	5	0.00	0	6	-6.99	0	7	0.00	0	7	1.73
31250				0	3	0.00	0	4	-1.70	0	4	0.00
38400	0	2	0.00	0	2	8.51	0	3	0.00	0	3	1.73

【記号説明】

- : 設定可能ですが誤差がでます。

14. シリアルコミュニケーションインタフェース3 (SCI3)

(つづき)

ビット レート (bit/s)	(MHz)											
	6			6.144			7.3728			8		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	106	-0.44	2	108	0.08	2	130	-0.07	2	141	0.03
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16
9600	0	19	-2.34	0	19	0.00	0	23	0.00	0	25	0.16
19200	0	9	-2.34	0	9	0.00	0	11	0.00	0	12	0.16
31250	0	5	0.00	0	5	2.40	0	6	5.33	0	7	0.00
38400	0	4	-2.34	0	4	0.00	0	5	0.00	0	6	-6.99

(つづき)

ビット レート (bit/s)	(MHz)											
	9.8304			10			12			12.888		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

【記号説明】

- : 設定可能ですが誤差がでます。

14. シリアルコミュニケーションインタフェース 3 (SCI3)

(つづき)

ビット レート (bit/s)	(MHz)								
	14			14.7456			16		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	248	-0.17	3	64	0.70	3	70	0.03
150	2	181	0.16	2	191	0.00	2	207	0.16
300	2	90	0.16	2	95	0.00	2	103	0.16
600	1	181	0.16	1	191	0.00	1	207	0.16
1200	1	90	0.16	1	95	0.00	1	103	0.16
2400	0	181	0.16	0	191	0.00	0	207	0.16
4800	0	90	0.16	0	95	0.00	0	103	0.16
9600	0	45	-0.93	0	47	0.00	0	51	0.16
19200	0	22	-0.93	0	23	0.00	0	25	0.16
31250	0	13	0.00	0	14	-1.70	0	15	0.00
38400				0	11	0.00	0	12	0.16

【記号説明】

- : 設定可能ですが誤差がでます。

表 14.3 各周波数における最大ビットレート〔調歩同期式モード〕

(MHz)	最大ビットレート (bit/s)	n	N	(MHz)	最大ビットレート (bit/s)	n	N
2	62500	0	0	7.3728	230400	0	0
2.097152	65536	0	0	8	250000	0	0
2.4576	76800	0	0	9.8304	307200	0	0
3	93750	0	0	10	312500	0	0
3.6864	115200	0	0	12	375000	0	0
4	125000	0	0	12.288	384000	0	0
4.9152	153600	0	0	14	437500	0	0
5	156250	0	0	14.7456	460800	0	0
6	187500	0	0	16	500000	0	0
6.144	192000	0	0				

表 14.4 ビットレートに対する BRR の設定例〔クロック同期式モード〕

ビット レート (bit/s)	(MHz)									
	2		4		8		10		16	
	n	N	n	N	n	N	n	N	n	N
110	3	70								
250	2	124	2	249	3	124			3	249
500	1	249	2	124	2	249			3	124
1k	1	124	1	249	2	124			2	249
2.5k	0	199	1	99	1	199	1	249	2	99
5k	0	99	0	199	1	99	1	124	1	199
10k	0	49	0	99	0	199	0	249	1	99
25k	0	19	0	39	0	79	0	99	0	159
50k	0	9	0	19	0	39	0	49	0	79
100k	0	4	0	9	0	19	0	24	0	39
250k	0	1	0	3	0	7	0	9	0	15
500k	0	0*	0	1	0	3	0	4	0	7
1M			0	0*	0	1			0	3
2M					0	0*			0	1
2.5M							0	0*		
4M									0	0*

空欄：設定不可能です。

：設定可能ですが誤差がでます。

*：連続送受信はできません。

14.4 調歩同期式モードの動作説明

調歩同期式通信の通信データの一般的なフォーマットを図 14.2 に示します。通信データの 1 キャラクタは、スタートビット (Low レベル) から始まり、送信 / 受信データ (LSB ファースト)、パリティビット、ストップビット (High レベル) の順で構成されます。SCI3 内部は送信部と受信部が独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。



図 14.2 調歩同期式通信のデータフォーマット

14.4.1 クロック

SMR の COM と SCR3 の CKE1、CKE0 の設定により、SCI3 の送受信クロックソースとして内蔵ポーレートジェネレータが生成する内部クロックまたは SCK3 端子から入力される外部クロックを選択できます。外部クロックを使用する場合は SCK3 端子にビットレートの 16 倍の周波数のクロックを入力してください。内部クロックを使用する場合は SCK3 端子からビットレートと同じ周波数のクロックを出力することができます。出力されるクロックの位相は図 14.3 のように送受信データの各ビットの中央でクロックが立ち上がります。




図 14.3 出力クロックと通信データの位相関係 (調歩同期式モード)
(8 ビットデータ / パリティあり / 2 ストップビットの例)

14.4.2 SCI3 の初期化

図 14.4 のフローチャートの例に従って初期化してください。TE を 0 にクリアすると、TDRE は 1 にセットされますが、RE を 0 にクリアしても、RDRF、PER、FER、OER の各フラグ、および RDR は初期化されませんので注意してください。調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。




図 14.4 SCI3 を初期化するときのフローチャートの例

14.4.3 データ送信

図 14.5 に調歩同期式モードの送信時の動作例を示します。SCI3 はデータ送信時以下のように動作します。

1. SSRのTDREを監視し、0であるとTDRにデータが書込まれたと認識してTDRからTSRにデータを転送します。
2. TDREを1にセットして送信を開始します。このとき、SCR3のTIEが1にセットされているとTXI割り込み要求が発生します。このTXI割り込み処理ルーチンで、前に転送したデータが送信終了するまでにTDRに次の送信データを書き込むことで連続送信が可能です。
3. ストップビットを送り出すタイミングでTDREをチェックします。
4. TDREが0であるとTDRからTSRにデータを転送し、ストップビット送出後、次のフレームの送信を開始します。
5. TDREが1であるとSSRのTENDに1をセットし、ストップビット送出後、1を出力してマーク状態になります。このときSCR3のTEIEが1にセットされているとTEIが発生します。
6. 図14.6にデータ送信を行うためのフローチャートの例を示します。




図 14.5 調歩同期式モードの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)




図 14.6 データ送信のフローチャートの例 (調歩同期式モード)

14.4.4 データ受信

調歩同期式モードの受信時の動作例を図 14.7 に示します。SCI3 は受信時に以下のように動作します。

1. 通信回線を監視し、スタートビットを検出すると内部を同期化して受信データをRSRに取り込み、パリティビットとストップビットをチェックします。
2. オーバランエラーが発生したとき（SSRのRDRFが1にセットされたまま次のデータを受信完了したとき）はSSRのOERをセットします。このときSCR3のRIEが1にセットされているとERI割り込み要求を発生します。受信データはRDRに転送しません。
3. パリティエラーを検出した場合はSSRのPERをセットし、受信データをRDRに転送します。このときSCR3のRIEが1にセットされているとERI割り込み要求を発生します。
4. フレーミングエラー（ストップビットが0のとき）を検出した場合はSSRのFERをセットし、受信データをRDRに転送します。このときSCR3のRIEが1にセットされているとERI割り込み要求を発生します。
5. 正常に受信したときはSSRのRDRFをセットし、受信データをRDRに転送します。このときSCR3のRIEが1にセットされているとRXI割り込み要求を発生します。このRXI割り込み処理ルーチンでRDRに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。




図 14.7 調歩同期式モードの受信時の動作例（8ビットデータ/パリティあり/1ストップビットの例）

受信エラーを検出した場合の SSR の各ステータスフラグの状態と受信データの処置を表 14.5 に示します。受信エラーを検出すると、RDRF はデータを受信する前の状態を保ちます。受信エラーがセットされた状態では以後の受信動作ができません。したがって、受信を継続する前に必ず OER、FER、PER、および RDRF を 0 にクリアしてください。図 14.8 にデータ受信のためのフローチャートの例を示します。

表 14.5 SSR のステータスフラグの状態と受信データの転送

SSR のステータスフラグ				受信データ	受信エラーの状態
RDRF*	OER	FER	PER		
1	1	0	0	消失	オーバランエラー
0	0	1	0	RDR へ転送	フレーミングエラー
0	0	0	1	RDR へ転送	パリティエラー
1	1	1	0	消失	オーバランエラー + フレーミングエラー
1	1	0	1	消失	オーバランエラー + パリティエラー
0	0	1	1	RDR へ転送	フレーミングエラー + パリティエラー
1	1	1	1	消失	オーバランエラー + フレーミングエラー + パリティエラー

【注】 * RDRF は、データ受信前の状態を保持します。

14. シリアルコミュニケーションインタフェース 3 (SCI3)




図 14.8 データ受信のフローチャートの例 (調歩同期式モード)

14.5 クロック同期式モードの動作説明

クロック同期式通信の通信データのフォーマットを図 14.9 に示します。クロック同期式モードではクロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは、LSB から始まる 8 ビットデータで構成されます。SCI3 はデータ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がりで同期してデータを取り込みます。MSB 出力後の通信回線は MSB 出力状態を保ちます。クロック同期式モードでは、パリティビットやマルチプロセスビットの付加はできません。SCI3 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。送信部 / 受信部は共にダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 14.9 クロック同期式通信のデータフォーマット

14.5.1 クロック

SMR

14.5.2 SCI3

データの送受信前に図 14.4

14.5.3 データ送信

図 14.10 にクロック同期式モードの送信時の動作例を示します。データ送信時 SCI3 は以下のように動作します。

1. SCI3は、SSRのTDREを監視し、0であるとTDRにデータが書込まれたと認識してTDRからTSRにデータを転送します。
2. TDREを1にセットして送信を開始します。このとき、SCR3のTIEが1にセットされているとTXI割り込み要求が発生します。
3. クロック出力モードに設定したときには、SCI3は同期クロックを8パルス出力します。外部クロックに設定したときには、入力クロックに同期してデータを出力します。シリアルデータは、LSB (ビット0) から順に TXD端子から送信されます。
4. MSB (ビット7) を送り出すタイミングでTDREをチェックします。
5. TDREが0であるとTDRからTSRにデータを転送し次のフレームの送信を開始します。
6. TDREが1であるとSSRのTENDに1をセットし、MSB出力状態を保持します。このときSCR3のTEIEが1にセットされているとTEIが発生します。
7. 送信終了後はSCK3端子はHighレベル固定になります。

図 14.11 にデータ送信のフローチャートの例を示します。データ受信のステータスを示すエラーフラグ (OER、FER、PER) が 1 にセットされた状態では送信は行えませんので、送信の前には、エラーフラグ (OER、FER、PER) が 0 にクリアされていることを確認してください。




図 14.10 クロック同期式モードの送信時の動作例




図 14.11 データ送信のフローチャートの例 (クロック同期式モード)

14.5.4 データ受信

図 14.12 にクロック同期モードの受信時の動作例を示します。SCI3 は受信時に以下のように動作します。

1. SCI3は同期クロックの入力または、出力に同期して内部を初期化し、受信を開始します。
2. 受信したデータをRSRに取り込みます。
3. オーバランエラーが発生したとき（SSRのRDRFが1にセットされたまま次のデータを受信完了したとき）はSSRのOERをセットします。このときSCR3のRIEが1にセットされているとERI割り込み要求を発生します。受信データはRDRに転送しません。RDRFは1にセットされた状態を保持します。
4. 正常に受信したときはSSR のRDRFをセットし、受信データをRDRに転送します。このときSCR3のRIEが1にセットされているとRXI割り込み要求を発生します。




図 14.12 クロック同期モードの受信時の動作例

14. シリアルコミュニケーションインタフェース 3 (SCI3)

受信エラーがセットされた状態では、以後の受信動作ができません。したがって、受信を継続する前に必ず OER、FER、PER、および RDRF を 0 にクリアしてください。図 14.13 にデータ受信のフローチャートの例を示します。




図 14.13 データ受信フローチャートの例 (クロック同期式モード)

14.5.5 データ送受信同時動作

図 14.14 にデータ送受信同時動作のフローチャートの例を示します。データ送受信同時動作は SCI3 の初期化後、以下の手順に従って行ってください。送信から同時送受信へ切換えるときには、SCI3 が送信終了状態であること、TDRE および TEND が 1 にセットされていることを確認した後、TE を 0 にクリアしてから TE および RE を 1 命令で同時に 1 にセットしてください。受信から同時送受信へ切換えるときには、SCI3 が受信完了状態であることを確認し、RE を 0 にクリアしてから RDRF およびエラーフラグ (OER、FER、PER) が 0 にクリアされていることを確認した後、TE および RE を 1 命令で同時に 1 にセットしてください。




図 14.14 データ送受信同時動作のフローチャートの例 (クロック同期式モード)

14.6 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局に各々固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが 1 のとき ID 送信サイクル、0 のときデータ送信サイクルとなります。図 14.15 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。受信局は、マルチプロセッサビットが 1 の通信データを受信すると自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は再びマルチプロセッサビットが 1 の通信データを受信するまで通信データを読みとばします。

SCI3 はこの機能をサポートするため、SCR3 に MPIE ビットが設けてあります。MPIE を 1 にセットすると、マルチプロセッサビットが 1 のデータを受け取るまで RSR から RDR への受信データの転送、および受信エラーの検出と SSR の RDRF、FER、OER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 の受信キャラクタを受け取ると、SSR の MPBR が 1 にセットされるとともに MPIE が自動的にクリアされて通常の受信動作に戻ります。このとき SCR3 の RIE がセットされていると RXI 割り込みを発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも通常の調歩同期式モードと同一です。




図 14.15 マルチプロセッサフォーマットを使用したプロセッサ間通信の例
(受信局 A へのデータ H'AA の送信の例)

14.6.1 マルチプロセッサデータ送信

図 14.16 にマルチプロセッサデータ処理のフローチャートの例を示します。ID 送信サイクルでは SSR の MPBT を 1 にセットして送信してください。データ送信サイクルでは SSR の MPBT を 0 にクリアして送信してください。その他の動作は調歩同期式モードの動作と同じです。




図 14.16 マルチプロセッサデータ送信のフローチャートの例

14.6.2 マルチプロセッサデータ受信

図 14.17 にマルチプロセッサデータ受信のフローチャートの例を示します。SCR3 の MPIE を 1 にセットするとマルチプロセッサビットが 1 の通信データを受信するまで通信データを読みとばします。マルチプロセッサビットが 1 の通信データを受信すると受信データを RDR に転送します。このとき RXI 割り込み要求を発生します。その他の動作は調歩同期式モードの動作と同じです。図 14.18 に受信時の動作例を示します。




図 14.17 マルチプロセッサデータ受信のフローチャートの例

14. シリアルコミュニケーションインタフェース 3 (SCI3)




図 14.18 マルチプロセッサフォーマットの受信時の動作例
(8ビットデータ/マルチプロセッサビットあり/1ストップビットの例)

14.7 割り込み要求

SCI3 が生成する割り込み要求には、送信終了、送信データエンプティ、受信データフルおよび受信エラー（オーバランエラー、フレーミングエラー、パリティエラー）の計 6 種類があります。表 14.6 に各割り込み要求の内容を示します。

表 14.6 SCI3 の割り込み要求

割り込み要求	略称	割り込み要因
受信データフル	RXI	SSR の RDRF のセット
送信データエンプティ	TXI	SSR の TDRE のセット
送信終了	TEI	SSR の TEND のセット
受信エラー	ERI	SSR の OER、FER、PER のセット

SSR の TDRE は初期値が 1 になっています。したがって送信データを TDR へ転送する前に SCR3 の TIE を 1 にセットすると、送信データが準備されていなくても TXI が発生します。また、SSR の TEND は初期値が 1 になっています。送信データを TDR へ転送する前に SCR3 の TEIE を 1 にセットすると、送信データが送信されていなくても TEI が発生します。送信データを TDR へ転送する処理を割り込み処理ルーチンの中で行うようにすることで、これらの割り込み要求を有効に利用することもできます。逆にこれらの割り込み要求（TXI、TEI）の発生を防ぐには、送信データを TDR へ転送した後にこれらの割り込み要求に対応するイネーブルビット（TIE、TEIE）を 1 にセットしてください。

14.8 使用上の注意事項

14.8.1 ブレークの検出と処理について

フレーミングエラー検出時に、RXD 端子の値を直接リードすることでブレークを検出できます。ブレークでは RXD 端子からの入力が入りすべて 0 になりますので、FER がセットされ、また PER もセットされる可能性があります。SCI3 は、ブレークを受信した後も受信動作を続けます。したがって FER を 0 にクリアしてもふたたび FER が 1 にセットされますので注意してください。

14.8.2 マーク状態とブレークの送出

TE が 0 のとき、TXD 端子は PDR と PCR により入出力方向とレベルが決まる I/O ポートになります。これを利用して TXD 端子をマーク状態にしたりデータ送信時にブレークの送出をすることができます。TE を 1 にセットするまで、通信回線をマーク状態 (1 の状態) にするためには、PCR = 1、PDR = 1 を設定します。このとき、TE が 0 にクリアされていますので、TXD 端子は I/O ポートとなっており 1 が出力されます。一方、データ送信時にブレークを送出したいときは、PCR = 1、PDR = 0 に設定した後 TE を 0 にクリアします。TE を 0 にクリアすると現在の送信状態とは無関係に送信部は初期化され、TXD 端子は I/O ポートになり、TXD 端子から 0 が出力されません。

14.8.3 受信エラーフラグと送信動作について (クロック同期式モードのみ)

受信エラーフラグ (OER、PER、FER) が 1 にセットされた状態では、TDRE を 0 にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを 0 にクリアしておいてください。また、RE を 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

14.8.4 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI3 は転送レートの 16 倍の周波数の基本クロックで動作しています。受信時には SCI3 は、スタートビットの立ち下がり基本クロックでサンプリングして内部を同期化します。また、受信データを基本クロックの 8 ヶ目の立ち上がりエッジで内部に取り込みます。これを図 14.19 に示します。

したがって、調歩同期式モードでの受信マージンは式 (1) のように表すことができます。

$$M = \left\{ \left(0.5 - \frac{1}{2N} \right) - \frac{D - 0.5}{N} - (L - 0.5) F \right\} \times 100 \quad [\%] \quad \dots \text{式 (1)}$$

N : クロックに対するビットレートの比 (N = 16)

D : クロックのデューティ (D = 0.5 ~ 1.0)

L : フレーム長 (L = 9 ~ 12)

F : クロック周波数の偏差の絶対値

式 (1) で、F (クロック周波数の偏差の絶対値) = 0、D (クロックのデューティ) = 0.5 とすると、

$$M = \left\{ 0.5 - \frac{1}{2 \times 16} \right\} \times 100 \quad [\%] = 46.875\%$$

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には 20 ~ 30% の余裕を持たせてください。




図 14.19 調歩同期式モードの受信データサンプリングタイミング

15. I²C バスインタフェース (IIC)

I²C バスインタフェースは、フィリップス社が提唱する I²C バス (Inter IC Bus) インタフェース方式に準拠しており、サブセット機能を備えています。ただし I²C バスを制御するレジスタの構成が一部フィリップス社と異なります。

15.1 特長

- I²Cフォーマットまたはクロック同期式シリアルフォーマットに設定可能
I²Cバスフォーマット：アドレッシングフォーマットでアクノリッジビットあり、マスタスレーブ動作
クロック同期式シリアルフォーマット：ノンアドレッシングフォーマットでアクノリッジビットなし、マスタ動作専用

I²C バスフォーマット

- スレーブアドレスを2通り設定可能
- マスタモードでは開始条件、停止条件を自動生成
- 受信時、アクノリッジの出力レベルを選択可能
- 送信時、アクノリッジビットを自動ロード
- マスタモード時のウェイト機能
アクノリッジを除くデータ転送後、SCLをLowレベルにしてウェイト状態にすることが可能。ウェイト状態は、割り込みフラグをクリアすることで解除。
- スレーブモード時のウェイト機能
アクノリッジを除くデータ転送後、SCLをLowレベルにしてウェイト要求を発生することが可能。ウェイト要求は、次の転送が可能になった時点で解除。
- 割り込み要因：3種類
データ転送終了時 (送信モードに遷移したとき、およびマスタ競合負けの後のアドレス受信を含む)
アドレス一致時 (スレーブ受信モードでスレーブアドレスが一致したとき、またはゼネラルコールアドレスを受信したとき)
停止条件検出時
- マスタモード時、16種類の内部クロック選択可能
- バスを直接駆動可能
SCL、SDAの2端子は、バス駆動機能選択時NMOSオープンドレイン出力

15. I²C バスインタフェース (IIC)

I²Cバスインタフェースのブロック図を図15.1に示します。入出力端子の外部回路接続例を、図15.2に示します。入出力端子はNMOSオープンドレインで、印加電圧は、電源 (V_{CC}) 電圧の上限 + 0.3Vにあたる5.8V以下としてください。





図 15.1 I²C バスインタフェースのブロック図

図 15.2 I²C バスインタフェース接続例 (本 LSI がマスタの場合)

15.2 入出力端子

I²C バスインタフェースで使用する端子を表 15.1 に示します。

表 15.1 端子構成

名 称	記号	入出力	機 能
シリアルクロック端子	SCL	入出力	IIC シリアルクロック入出力端子
シリアルデータ端子	SDA	入出力	IIC シリアルデータの入出力端子

15.3 レジスタの説明

IIC には以下のレジスタがあります。ICDR と SARX、ICMR と SAR は同じアドレスに割り付けられており、ICCR の ICE ビットによりアクセスできるレジスタが変わります。ICE = 0 のとき SAR と SARX、ICE = 1 のとき ICMR と ICDR がアクセスできます。

- I²C バスコントロールレジスタ (ICCR)
- I²C バスステータスレジスタ (ICSR)
- I²C バスデータレジスタ (ICDR)
- I²C バスモードレジスタ (ICMR)
- スレーブアドレスレジスタ (SAR)
- 第2スレーブアドレスレジスタ (SARX)
- タイマシリアルコントロールレジスタ (TSCR)

15. I²C バスインタフェース (IIC)

15.3.1 I²C バスデータレジスタ (ICDR)

ICDR は 8 ビットのリード/ライト可能なレジスタで、送信時は送信用データレジスタとして、受信時は受信用データレジスタとして機能します。ICDR は内部でシフトレジスタ (ICDRS)、受信バッファ (ICDRR)、送信バッファ (ICDRT) に分かれています。3 本のレジスタ間のデータ転送はバス状態の変化に関連付けられて自動的に行われ、TDRE や RDRF などの内部フラグの状態に影響を与えます。TDRE は 1 のとき受信バッファが空の状態 CPU から次の送信データをライト可能であることを示します。RDRF は 1 のとき受信バッファに有効な受信データが格納されていることを示します。

シフトレジスタで 1 フレームのデータを送受信後、送信モードでは送信バッファに次の送信データがあると (TDRE フラグが 0 の場合) 自動的にシフトレジスタへ転送されます。シフトレジスタで 1 フレームのデータを送受信後、受信モードでは受信バッファに以前のデータがない場合 (RDRF フラグが 0 の場合)、自動的にシフトレジスタから受信バッファにデータが転送されます。

1 フレームのアクノリッジを除いたビット数が 8 ビットに満たない場合、送受信データの格納される位置が異なります。送信データは、MLS = 0 のとき MSB 側に、MLS = 1 のとき LSB 側に詰めて書き込んでください。受信データは、MLS = 0 のとき LSB 側に、MLS = 1 のとき MSB 側に詰めて格納されます。

ICDR は ICCR の ICE ビットを 1 に設定したときのみアクセス可能です。ICDR の初期値は不定です。

内部フラグ TDRE、RDRF は次のような条件でセット/クリアされます。TDRE、RDRF は割り込みフラグの状態に影響を与えます。

ビット	ビット名	初期値	R/W	説明
	TDRE			トランスミットデータレジスタエンプティ [セット条件] <ul style="list-style-type: none"> • 送信モードのとき、I²C バスフォーマット、シリアルフォーマットのマスターモードで開始条件を発行後、バスラインの状態から開始条件成立を検出したとき • フォーマットレスで送信モード (TRS = 1) に設定したとき • 送信バッファからシフトレジスタにデータが転送されたとき • 開始条件検出後、受信モードから送信モードに切り替えたとき [クリア条件] <ul style="list-style-type: none"> • 送信モードで ICDR に送信データをライトしたとき • I²C バスフォーマットまたはシリアルフォーマットで停止条件を発行後、バスラインの状態から停止条件成立を検出したとき • I²C バスフォーマットで停止条件を検出したとき • 受信モードのとき
	RDRF			レシーブデータレジスタフル [セット条件] シフトレジスタから受信バッファにデータが転送されたとき [クリア条件] 受信モードで ICDR (受信バッファ) の受信データをリードしたとき

15.3.2 スレーブアドレスレジスタ (SAR)

SAR はスレーブアドレスと転送フォーマットを設定します。ICCR の ICE ビットがクリアされているときのみアクセス可能です。

ビット	ビット名	初期値	R/W	説明
7	SVA6	0	R/W	スレーブアドレス 6~0 スレーブアドレスを設定します。
6	SVA5	0	R/W	
5	SVA4	0	R/W	
4	SVA3	0	R/W	
3	SVA2	0	R/W	
2	SVA1	0	R/W	
1	SVA0	0	R/W	
0	FS	0	R/W	SARX の FSX との組み合わせで転送フォーマットを選択します。表 15.2 を参照してください。

15.3.3 第 2 スレーブアドレスレジスタ (SARX)

SARX は第 2 スレーブアドレスと転送フォーマットを設定します。ICCR の ICE ビットがクリアされているときのみアクセス可能です。

ビット	ビット名	初期値	R/W	説明
7	SVAX6	0	R/W	第 2 スレーブアドレス 6~0 第 2 スレーブアドレスを設定します。
6	SVAX5	0	R/W	
5	SVAX4	0	R/W	
4	SVAX3	0	R/W	
3	SVAX2	0	R/W	
2	SVAX1	0	R/W	
1	SVAX0	0	R/W	
0	FSX	1	R/W	SAR の FS との組み合わせで転送フォーマットを選択します。表 15.2 を参照してください。

表 15.2 転送フォーマット

SAR	SARX	転送フォーマット
FS	FSX	
0	0	I ² C バスフォーマットで SAR と SARX をスレーブアドレスとして使用
0	1	I ² C バスフォーマットで SAR のみスレーブアドレスとして使用
1	0	I ² C バスフォーマットで SARX のみスレーブアドレスとして使用
1	1	クロック同期式シリアルフォーマット (SAR と SARX は無効となります)

15. I²C バスインタフェース (IIC)

15.3.4 I²C バスモードレジスタ (ICMR)

ICMR は転送フォーマットと転送レートを設定します。ICCR の ICE ビットが 1 のときだけアクセスできます。

ビット	ビット名	初期値	R/W	説 明																		
7	MLS	0	R/W	MSB ファースト / LSB ファースト選択 0 : MSB ファースト 1 : LSB ファースト I ² C バスフォーマットで使用するときには 0 に設定してください。																		
6	WAIT	0	R/W	ウェイト挿入ビット I ² C バスフォーマットでマスタモードのときのみ有効 WAIT = 1 のとき、データの最終ビットのクロックが立ち下がった後、ICCR の IRIC フラグが 1 にセットされウェイト状態 (SCL = Low レベル) となります。ICCR の IRIC フラグを 0 にクリアすることでウェイト状態を解除しアクノリッジの転送を行います。 WAIT = 0 のときはウェイトは挿入されず、データとアクノリッジを連続して転送します。 ICCR の IRIC フラグは、WAIT の設定にかかわらず、アクノリッジの転送が完了した時点で 1 にセットされます。																		
5	CKS2	0	R/W	転送クロック選択 2~0																		
4	CKS1	0	R/W	マスタモードのときのみ有効																		
3	CKS0	0	R/W	TSCR レジスタの IICX との組み合わせで転送レートを選択します。表 15.3 を参照してください。																		
2	BC2	0	R/W	ビットカウンタ 2~0																		
1	BC1	0	R/W	次に転送するデータのビット数を指定します。I ² C バスフォーマットでは、データにアクノリッジ 1 ビットが加算されて転送されます。設定は転送フレーム間で行ってください。また、000 以外の値を設定する場合は、SCL が Low 状態で行ってください。これらのビットはアクノリッジを含むデータ転送終了後、自動的に 000 に戻ります。																		
0	BC0	0	R/W																			
				<table border="0"> <tr> <td>I²C バスフォーマット</td> <td>クロック同期式シリアルフォーマット</td> </tr> <tr> <td>000 : 9 ビット</td> <td>000 : 8 ビット</td> </tr> <tr> <td>001 : 2 ビット</td> <td>001 : 1 ビット</td> </tr> <tr> <td>010 : 3 ビット</td> <td>010 : 2 ビット</td> </tr> <tr> <td>011 : 4 ビット</td> <td>011 : 3 ビット</td> </tr> <tr> <td>100 : 5 ビット</td> <td>100 : 4 ビット</td> </tr> <tr> <td>101 : 6 ビット</td> <td>101 : 5 ビット</td> </tr> <tr> <td>110 : 7 ビット</td> <td>110 : 6 ビット</td> </tr> <tr> <td>111 : 8 ビット</td> <td>111 : 7 ビット</td> </tr> </table>	I ² C バスフォーマット	クロック同期式シリアルフォーマット	000 : 9 ビット	000 : 8 ビット	001 : 2 ビット	001 : 1 ビット	010 : 3 ビット	010 : 2 ビット	011 : 4 ビット	011 : 3 ビット	100 : 5 ビット	100 : 4 ビット	101 : 6 ビット	101 : 5 ビット	110 : 7 ビット	110 : 6 ビット	111 : 8 ビット	111 : 7 ビット
I ² C バスフォーマット	クロック同期式シリアルフォーマット																					
000 : 9 ビット	000 : 8 ビット																					
001 : 2 ビット	001 : 1 ビット																					
010 : 3 ビット	010 : 2 ビット																					
011 : 4 ビット	011 : 3 ビット																					
100 : 5 ビット	100 : 4 ビット																					
101 : 6 ビット	101 : 5 ビット																					
110 : 7 ビット	110 : 6 ビット																					
111 : 8 ビット	111 : 7 ビット																					

表 15.3 転送レート

TSCR ビット0	ICMR			クロック	転送レート			
	ビット5	ビット4	ビット3		=5MHz	=8MHz	=10MHz	=16MHz
IICX	CKS2	CKS1	CKS0					
0	0	0	0	/28	179kHz	286kHz	357kHz	571kHz
0	0	0	1	/40	125kHz	200kHz	250kHz	400kHz
0	0	1	0	/48	104kHz	167kHz	208kHz	333kHz
0	0	1	1	/64	78.1kHz	125kHz	156kHz	250kHz
0	1	0	0	/80	62.5kHz	100kHz	125kHz	200kHz
0	1	0	1	/100	50.0kHz	80.0kHz	100kHz	160kHz
0	1	1	0	/112	44.6kHz	71.4kHz	89.3kHz	143kHz
0	1	1	1	/128	39.1kHz	62.5kHz	78.1kHz	125kHz
1	0	0	0	/56	89.3kHz	143kHz	179kHz	286kHz
1	0	0	1	/80	62.5kHz	100kHz	125kHz	200kHz
1	0	1	0	/96	52.1kHz	83.3kHz	104kHz	167kHz
1	0	1	1	/128	39.1kHz	62.5kHz	78.1kHz	125kHz
1	1	0	0	/160	31.3kHz	50.0kHz	62.5kHz	100kHz
1	1	0	1	/200	25.0kHz	40.0kHz	50.0kHz	80.0kHz
1	1	1	0	/224	22.3kHz	35.7kHz	44.6kHz	71.4kHz
1	1	1	1	/256	19.5kHz	31.3kHz	39.1kHz	62.5kHz

15. I²C バスインタフェース (IIC)

15.3.5 I²C バスコントロールレジスタ (ICCR)

ICCR は I²C バスインタフェースの制御ビットと割り込み要求フラグで構成されています。

ビット	ビット名	初期値	R/W	説明
7	ICE	0	R/W	I ² C バスインタフェースイネーブル このビットを 1 にセットすると I ² C バスインタフェースモジュールは送受信可能となり、SCL、SDA 端子と接続されてバスを駆動できる状態になります。また、ICMR、ICDR がアクセス可能となります。 このビットがクリアされた状態ではモジュールは停止状態となり、SCL、SDA 端子から切り離されます。SAR、SARX がアクセス可能となります。
6	IEIC	0	R/W	I ² C バスインタフェース割り込みイネーブル このビットが 1 のとき IRIC による割り込み要求がイネーブルになります。
5 4	MST TRS	0 0	R/W R/W	マスタ/スレーブ選択 送受信選択 00 : スレーブ受信モード 01 : スレーブ送信モード 10 : マスタ受信モード 11 : マスタ送信モード I ² C バスフォーマットのマスタモードでバス競合負けをするとこれらのビットは共にハードウェアによってクリアされます。スレーブ受信モードでは、開始条件直後の第 1 フレームの R/W ビットによりハードウェアによって自動的に受信モードまたは送信モードに設定されます。これらハードウェアによってセットまたはクリアされたビットは一度読み出すことによって再設定が可能になります。転送中の TRS ビットの変更はアクノリッジを含めたフレーム転送完了まで保留され、転送完了後に切り替わります。
3	ACKE	0	R/W	アクノリッジビット判定選択 1 : 受信したアクノリッジビットが 1 のとき転送を中断します。 0 : 受信したアクノリッジビットを無視して連続的に転送を行いません。受信したアクノリッジビットは ACKB ビットに反映されず、常時 0 となります。
2	BBSY	0	R/W	バスビジー スレーブモードでは BBSY フラグをリードすることにより、I ² C バスが占有されているか解放されているかを確認できます。BBSY フラグは、SCL = High レベルの状態 で SDA が High レベルから Low レベルに変化すると開始条件が発行されたことと認識し、1 にセットされます。SCL = High レベルの状態 で SDA が Low レベルから High レベルに変化すると停止条件が発行されたことと認識し、0 にクリアされます。スレーブモード時の BBSY フラグのライトは無効です。 マスタモードでは開始条件、停止条件の発行に使用します。開始条件を発行する場合、BBSY に 1、SCP に 0 をライトします。開始条件の再送信も同様です。停止条件の発行は BBSY に 0、SCP に 0 をライトすることで行います。開始条件/停止条件の発行には、MOV 命令を用いてください。開始条件の発行に先立って、I ² C バスインタフェースをマスタ送信モードに設定する必要があります。

ビット	ビット名	初期値	R/W	説明
1	IRIC	0	R/W	<p>I²C バスインタフェース割り込み要求フラグ</p> <p>表 15.4 を併せて参照してください。</p> <p>[セット条件]</p> <p>[I²C バスフォーマットでマスタモードのとき]</p> <ul style="list-style-type: none"> 開始条件を発行後、バスラインの状態から開始条件を検出したとき WAIT=1 で、データとアクノリッジの間にウェイトを挿入したとき 送受信クロックの 9 クロック目の立ち上がりのとき、およびウェイト挿入時の送受信クロックの 8 クロック目の立ち下がりのとき バス競合負けの後、スレーブアドレスを受信したとき ACKE ビットが 1 で、アクノリッジビットとして 1 を受信したとき (ACKB ビットが 1 にセットされたとき) <p>[I²C バスフォーマットでスレーブモードのとき]</p> <ul style="list-style-type: none"> スレーブアドレス (SVA、SVAX) が一致したとき (AAS、AASX フラグが 1 にセットされたとき)、および、その後の再送開始条件または停止条件検出までのデータ転送終了時 (TDRE または RDRF フラグが 1 にセットされたとき) ゼネラルコールアドレスを検出したとき (FS=0 かつ ADZ フラグが 1 にセットされたとき)、および、その後の再送開始条件または停止条件検出までのデータ転送終了時 (TDRE または RDRF フラグが 1 にセットされたとき) ACKE ビットが 1 で、アクノリッジビットとして 1 を受信したとき (ACKB ビットが 1 にセットされたとき) 停止条件を検出したとき (STOP または ESTP フラグが 1 にセットされたとき) <p>[クロック同期式シリアルフォーマットのとき]</p> <ul style="list-style-type: none"> データ転送終了時 (TDRE または RDRF フラグが 1 にセットされたとき) シリアルフォーマットで開始条件を検出したとき <p>[クリア条件]</p> <ul style="list-style-type: none"> 1 の状態をリードした後、0 をライトしたとき
0	SCP	1	W	<p>開始条件 / 停止条件発行禁止ビット</p> <p>SCP ビットはマスタモードでの開始条件 / 停止条件の発行を制御します。</p> <p>開始条件を発行する場合、BBSY に 1、SCP に 0 をライトします。開始条件の再送信時も同様に行います。停止条件の発行は BBSY に 0、SCP に 0 をライトすることで行います。本ビットは、リードすると常に 1 が読み出されます。1 をライトしてもデータは格納されません。</p>

15. I²C バスインタフェース (IIC)

15.3.6 I²C バスステータスレジスタ (ICSR)

ICSR はステータスフラグで構成されます。表 15.4 を併せて参照してください。

ビット	ビット名	初期値	R/W	説 明
7	ESTP	0	R/W	エラー停止条件検出フラグ I ² C バスフォーマットでスレープモードのとき有効 [セット条件] <ul style="list-style-type: none"> フレームの転送の途中で停止条件を検出したとき [クリア条件] <ul style="list-style-type: none"> ESTP=1の状態をリードした後、0をライトしたとき IRIC フラグが0にクリアされたとき
6	STOP	0	R/W	正常停止条件検出フラグ I ² C バスフォーマットでスレープモードのとき有効 [セット条件] <ul style="list-style-type: none"> フレームの転送の完了後に停止条件を検出したとき [クリア条件] <ul style="list-style-type: none"> 1の状態をリードした後、0をライトしたとき IRIC フラグが0にクリアされたとき
5	IRTR	0	R/W	I ² C バスインタフェース連続送受信割り込み要求フラグ [セット条件] I ² C バスフォーマットでスレープモードのとき <ul style="list-style-type: none"> AASX=1の状態では TDRE または RDRF フラグが1にセットされたとき I ² C バスフォーマットでスレープモードのとき以外 <ul style="list-style-type: none"> TDRE または RDRF フラグが1にセットされたとき [クリア条件] <ul style="list-style-type: none"> 1の状態をリードした後、0をライトしたとき IRIC フラグがクリアされたとき
4	AASX	0	R/W	第2スレープアドレス認識フラグ [セット条件] <ul style="list-style-type: none"> スレープ受信モード、FSX=0で第2スレープアドレスを検出したとき [クリア条件] <ul style="list-style-type: none"> 1の状態をリードした後、0をライトしたとき 開始条件を検出したとき マスタモードのとき

ビット	ビット名	初期値	R/W	説明
3	AL	0	R/W	<p>アービトレーションロストフラグ</p> <p>〔セット条件〕</p> <ul style="list-style-type: none"> マスタモード時にバス競合負けをしたとき <p>〔クリア条件〕</p> <ul style="list-style-type: none"> 1の状態をリードした後、0をライトしたとき ICDR をライト (送信時) またはリード (受信時)
2	AAS	0	R/W	<p>スレーブアドレス認識フラグ</p> <p>〔セット条件〕</p> <ul style="list-style-type: none"> スレーブ受信モードかつ FS = 0 でスレーブアドレスまたはゼネラルコールアドレスを検出したとき <p>〔クリア条件〕</p> <ul style="list-style-type: none"> ICDR にデータをライト (送信時)、または ICDR のデータをリード (受信時) したとき 1の状態をリードした後、0をライトしたとき マスタモードのとき
1	ADZ	0	R/W	<p>ゼネラルコールアドレス認識フラグ</p> <p>I²C バスフォーマットのスレーブ受信モードのとき有効</p> <p>〔セット条件〕</p> <ul style="list-style-type: none"> スレーブ受信モードかつ (FSX = 0 または FS = 0) でゼネラルコールアドレスを検出したとき <p>〔クリア条件〕</p> <ul style="list-style-type: none"> ICDR にデータをライト (送信時)、または ICDR のデータをリード (受信時) したとき ADZ = 1 の状態をリード後、0をライトしたとき マスタモードのとき
0	ACKB	0	R/W	<p>アクノリッジビット</p> <p>送信モードでは、受信デバイスから返されるアクノリッジデータをロードします。</p> <p>受信モードでは送信デバイスに対し、データを受信した後、あらかじめ本ビットに設定されたアクノリッジデータを送出します。</p> <p>本ビットをリードすると、送信時にはロードした値 (受信デバイスから返ってきた値) が読み出され、受信時には設定した値が読み出されます。</p>

15. I²C バスインタフェース (IIC)

15.3.7 タイマシリアルコントロールレジスタ (TSCR)

TSCR は 8 ビットのリード/ライト可能なレジスタで動作モードの制御を行います。

ビット	ビット名	初期値	R/W	説明
7~2		すべて 1		リザーブビットです。読み出すと常に 1 が読み出されます。
1	IICRST	0	R/W	IICRST は、I ² C のレジスタを除くコントロール部をリセットします。I ² C 動作中に通信不具合等によりハングアップした時、IICRST ビットを 1 にセットするとポートの設定、レジスタの初期化をせずに I ² C のコントロール部をリセットすることができます。
0	IICX	0	R/W	ICMR の CKS2~CKS0 との組み合わせで、マスタモードでの転送レートを選択します。表 15.3 を参照してください。

I²C バスフォーマットで IRIC = 1 となり割り込みが発生した場合には、IRIC = 1 となった要因を調べるために、他のフラグを調べる必要があります。各要因には、それぞれ対応するフラグがありますが、データ転送終了時に関しては注意が必要です。内部フラグである TDRE または RDRF フラグがセットされたとき、リード可能な IRTR フラグがセットされる場合とされない場合があります。IRIC フラグ、IRTR フラグがセットされているときでも、内部フラグである TDRE または RDRF フラグがセットされない場合があります。各フラグと転送状態の関係を表 15.4 に示します。

表 15.4 フラグと転送状態の関係

MST	TRS	BBSY	ESTP	STOP	IRTR	AASX	AL	AAS	ADZ	ACKB	状態
1/0	1/0	0	0	0	0	0	0	0	0	0	アイドル状態 (フラグクリア要)
1	1	0	0	0	0	0	0	0	0	0	開始条件発行
1	1	1	0	0	1	0	0	0	0	0	開始条件成立
1	1/0	1	0	0	0	0	0	0	0	0/1	マスタモードウェイト
1	1/0	1	0	0	1	0	0	0	0	0/1	マスタモード送受信終了
0	0	1	0	0	0	1/0	1	1/0	1/0	0	ア - ビトレーションロスト
0	0	1	0	0	0	0	0	1	0	0	スレーブモード第 1 フレーム で SAR に一致
0	0	1	0	0	0	0	0	1	1	0	ゼネラルコールアドレスに 一致
0	0	1	0	0	0	1	0	0	0	0	SARX に一致
0	1/0	1	0	0	0	0	0	0	0	0/1	スレーブモード送受信終了 (SARX 一致後以外)
0	1/0	1	0	0	1	1	0	0	0	0	スレーブモード送受信終了 (SARX 一致後)
0	1	1	0	0	0	1	0	0	0	1	(SARX 一致後)
0	1/0	0	1/0	1/0	0	0	0	0	0	0/1	停止条件検出

15.4 動作説明

I²C バスインタフェースには、I²C バスフォーマットとシリアルフォーマットがあります。

15.4.1 I²C バスフォーマット

I²C バスフォーマットは、アドレッシングフォーマットでアクノリッジビットが付加されます。これを図 15.3 に、I²C バスのタイミングを図 15.5 に示します。開始条件に続く第 1 フレームは必ず 8 ビット構成となります。




図 15.3 I²C バスフォーマット




図 15.4 I²C バスタイミング

記号の説明

- S : 開始条件。マスタデバイスが SCL = High レベルの状態 で SDA を High レベルから Low レベルに変化させます。
- SLA : スレーブアドレス
- R/W : 送受信の方向を示します。1 のときスレーブデバイスからマスタデバイスへ、0 のときマスタデバイスからスレーブデバイスへデータを送信します。
- A : アクノリッジ。受信デバイスが SDA を Low レベルにします。
- DATA : 送受信データ
- P : 停止条件。マスタデバイスが SCL = High レベルの状態 で SDA を Low レベルから High レベルに変化させます。

15.4.2 マスタ送信動作

開始条件発行命令を実行後、実際の開始条件生成までの期間に ICDR ヘデータを設定すると、内部での開始条件生成動作とデータ出力動作の競合が発生し、データが正しく出力されなくなることがあります。また、停止条件発行前に ICDR レジスタへの H'FF データのダミーライト処理を行うようにしていますが、停止条件発行命令の実行タイミングが遅れた場合、ダミーライト処理による H'FF データが出力されることがあります。

これらを回避するため、マスタ送信動作時は以下のフローに従ってください。

I²C バスフォーマットによるマスタ送信モードでは、マスタデバイスが送信クロック、送信データを出力し、スレーブデバイスがアクノリッジを返します。

以下に ICDR のライト動作に同期して、データを逐次的に送信する送信手順と動作を示します。

1. ICCRのICEビットを1に設定します。ICMRのMLS、WAITビット、CKS2~CKS0ビット、およびTSCRのIICXビットを動作モードに合わせて設定します。
2. ICCRのBBSYフラグをリードし、バスがフリー状態であることを確認します。
3. ICCRのMST、TRSビットをそれぞれ1にセットしてマスタ送信モードに設定します。
4. ICCRにBBSY = 1かつSCP = 0をライトします。これにより、SCLがHighレベルのときSDAをHighレベルからLowレベルに変化させ、開始条件を生成します。
5. 開始条件の生成に伴いIRIC、IRTRフラグが1にセットされます。このとき、ICCRのIEICビットが1にセットされているとCPUに対して割り込み要求が発生します。
6. ICDRにデータ (スレーブアドレス + R/W) をライトします。

I²Cバスフォーマット (SARのFSビットまたはSARXのFSXビットが0のとき) では、開始条件に続く第1フレームデータは7ビットのスレーブアドレスと送信 / 受信の方向を示します。

次に転送終了を判断するためIRICフラグを0にクリアします。ここでICDRのライトとIRICフラグのクリアは連続的に行い、他の割り込み処理が入らないようにしてください。もしIRICフラグのクリアまでに1バイト分の転送時間が経過した場合には転送終了を判定することができなくなります。

マスタデバイスは図15.5で示すタイミングで送信クロックとICDRにライトされたデータを順次送出します。選択された (スレーブアドレスが一致した) スレーブデバイスは、送信クロックの9クロック目にSDAをLowレベルにし、アクノリッジを返します。

7. 1フレームのデータ送信が終了し、送信クロックの9クロック目の立ち上がりでIRICフラグが1にセットされます。SCLは1フレーム転送終了後、次の送信データをライトするまで内部クロックに同期して自動的にLowレベルに固定されます。
8. ICSRのACKBビットをリードしてACKB = 0であることを確認します。スレーブデバイスがアクノリッジを返さずACKB = 1となっている場合は、12.の送信終了処理を行い、再度送信動作をやり直してください。

9. ICDRに送信データをライトします。

次に転送終了を判断するためIRICフラグを0にクリアします。

ここで6.と同様にICDRのライトとIRICフラグのクリアは連続的に行なってください。

次フレームの送信は内部クロックに同期して行なわれます。

10. 1フレームのデータ送信が終了し、送信クロックの9クロック目の立ち上がりでIRICフラグが1にセットされます。SCLは1フレーム転送終了後、次の送信データをライトするまで内部クロックに同期して自動的にLowレベルに固定されます。

11. ICSRのACKBビットをリードします。

スレーブデバイスがアクノリッジを返しACKB = 0となっていることを確認します。引き続きデータを送信する場合には、9.に戻り次の送信動作に移ります。一方、スレーブデバイスがアクノリッジを返さずACKB = 1となっている場合は、12.の送信終了処理を行ないます。

12. IRICフラグを0にクリアします。

ICCRにBBSY = 0かつSCP = 0をライトします。これにより、SCLがHighレベルのときSDAをLowレベルからHighレベルに変化させ、停止条件を生成します。




図 15.5 マスタ送信モード動作タイミング例 (MLS = WAIT = 0 のとき)

15.4.3 マスタ受信動作

I²C モジュールのデータバッファは、ICDRR と ICDRS で構成されているため連続受信が可能ですが、最終データの受信完了処理が遅れた場合に、停止条件発行命令と次のデータ受信のための SCL クロック出力とが競合し、余分なクロックの発生や SDA ラインの出力 Low 固定などの現象が発生することがあります。

また、I²C システムでは、マスタの最終データ受信時、アクノリッジを返さないというアクノリッジビットの切り替え制御が必要になるため、ICSR レジスタの ACKB ビットの切り替えタイミングを制御する必要があります。

これらについては、WAIT 機能を用いることで回避することが可能となりますので、以下のフローに従ってください。

I²C パスフォーマットによるマスタ受信モードでは、マスタデバイスが受信クロックを出力し、データを受信し、アクノリッジを返します。スレーブデバイスはデータを送信します。

以下にウェイト動作を利用し、ICDR のリード動作に同期してデータを逐次的に受信する受信手順と動作を示します。

1. ICCRのTRSビットを0にクリアし、送信モードから受信モードに切り替えます。

ICMRのWAITビットを1にセットします。

ICSRのACKBビットを0にクリアします。(アクノリッジデータの設定)

2. ICDRをリード(ダミーデータリード)すると受信を開始し、内部クロックに同期して受信クロックを出力し、データを受信します。

次にウェイトを判断するためIRICフラグを0にクリアします。ここでICDRのリードとIRICフラグのクリアは連続的に行い、他の割り込み処理が入らないようにしてください。もしIRICフラグのクリアまでに1バイト分の転送時間が経過した場合には転送終了を判定することができなくなります。

3. 1フレームの受信クロックの8クロック目の立ち下がりでIRICフラグが1にセットされます。このとき、ICCRのIEICビットが1にセットされているとCPUに対して割り込み要求を発生します。

SCLはIRICフラグがクリアされるまで内部クロックに同期して自動的にLowレベルに固定されます。

1フレーム目が最後の受信データの場合は、10.の終了処理を行なってください。

4. ウェイトを解除するためIRICフラグを0にクリアします。

マスタデバイスは受信クロックの9クロック目を出力するとともに、SDAをLowレベルにし、アクノリッジを返します。

5. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりでIRICフラグ、およびIRTRフラグが1にセットされます。

マスタデバイスは引き続き次の受信データの受信クロックを出力します。

6. ICDRの受信データをリードします。

7. 次のウェイトを判断するためIRICフラグを0にクリアします。
 4. (または9.)のウェイト解除のためIRICフラグクリアから5.~7.のデータ受信完了処理までは、1バイト分の転送時間内で行なうようにしてください。
8. 1フレームの受信クロックの8クロック目の立ち下がりではIRICフラグが1にセットされます。

SCLはIRICフラグがクリアされるまで内部クロックに同期して自動的にLowレベルに固定されます。

このフレームが最後の受信データの場合は、10.の終了処理を行なってください。
9. ウェイトを解除するためIRICフラグを0にクリアします。

マスタデバイスは受信クロックの9クロック目を出力するとともに、SDAをLowレベルにし、アクノリッジを返します。

5.から9.を繰り返し行なうことにより、データを受信することができます。
10. ICSRのACKBビットを1にセットし、最後の受信用アクノリッジデータを設定します。

ICCRのTRSビットを1にセットし、受信モードから送信モードに切り替えます。
11. ウェイトを解除するためIRICフラグを0にクリアします。
12. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりでIRICフラグが1にセットされます。
13. ICMRのWAITビットを0にクリアし、ウェイトモードを解除します。

その後、ICDRの受信データをリードし、IRICフラグを0にクリアします。

IRICフラグのクリアはWAIT = 0の状態で行なってください。

(IRICフラグを0にクリア後にWAITビットを0にクリアし、停止条件発行命令を実行した場合、SDAラインがLow固定され、停止条件が発行できなくなります。)
14. ICCRにBBSY = 0かつSCP = 0をライトします。これにより、SCLがHighレベルのときSDAをLowレベルからHighレベルに変化させ、停止条件を生成します。

15. I²C バスインタフェース (IIC)




図 15.6 (1) マスタ受信モード動作タイミング例 (MLS=ACKB=0、WAIT=1 のとき)




図 15.6 (2) マスタ受信モード動作タイミング例 (MLS=ACKB=0、WAIT=1 のとき)

15.4.4 スレーブ受信動作

スレーブ受信モードでは、マスタデバイスが送信クロック、送信データを出し、スレーブデバイスがアクノリッジを返します。以下にスレーブ受信モードの受信手順と動作を示します。

1. ICCRのICEビットを1にセットします。また、ICMRのMLSビットおよびICCRのMST、TRSビットを動作モードに合わせて設定します。
2. マスタデバイスの出力した開始条件を検出すると、ICCRのBBSYフラグが1にセットされます。
3. 開始条件後の第1フレームでスレーブアドレスが一致したとき、マスタデバイスに指定されたスレーブデバイスとして動作します。8ビット目のデータ (R/W) が0のときICCRのTRSビットは0のまま変化せず、スレーブ受信動作を行いません。
4. 受信フレームの9クロック目でスレーブデバイスはSDAをLowレベルにし、アクノリッジを返します。同時にICCRのIRICフラグが1にセットされます。このとき、ICCRのIEICビットが1にセットされていると、CPUに対し割り込み要求を発生します。このとき、RDRF内部フラグが0にクリアされていると、RDRF内部フラグを1にセットして引き続き受信動作を行いません。(RDRF内部フラグが1にセットされたまま次のデータ受信の9クロック目がきた場合、スレーブデバイスは受信クロックの立ち上がりからICDRをリードするまでSCLをLowレベルにします)。
5. ICDRをリードし、ICCRのIRICフラグを0にクリアします。このときRDRFフラグが0にクリアされます。

4から5を繰り返し行うことにより、受信動作を継続できます。SCLがHighレベルのとき、SDAがLowレベルからHighレベルに変化した停止条件を検出すると、ICCRのBBSYフラグが0にクリアされます。

15. I²C バスインタフェース (IIC)




図 15.7 スレーブ受信モード動作タイミング例 1 (MLS = ACKB = 0 のとき)




図 15.8 スレーブ受信モード動作タイミング例 2 (MLS = ACKB = 0 のとき)

15.4.5 スレーブ送信動作

スレーブ送信モードでは、スレーブデバイスが送信データを出力し、マスタデバイスが受信クロックを出力し、アクノリッジを返します。以下にスレーブ送信モードの送信手順と動作を示します。

1. ICCRのICEビットを1にセットします。また、ICMRのMLSビットおよびICCRのMST、TRSビットを動作モードに合わせて設定します。
2. 開始条件を検出後の第1フレームでスレーブアドレスが一致したとき、9クロック目でスレーブデバイスはSDAをLowレベルにし、アクノリッジを返します。同時にICCRのIRICフラグが1にセットされ、このとき、ICCRのIEICビットが1にセットされているとCPUに対し割り込み要求を発生します。また、8ビット目のデータ (R/W) が1のときICCRのTRSビットが1にセットされ、自動的にスレーブ送信モードに変化します。このときTDREフラグが1にセットされます。スレーブデバイスは送信クロックの立ち上がりからICDRデータをライトするまでSCLをLowレベルにします。
3. IRICフラグを0にクリア後、ICDRにデータをライトします。このときTDRE内部フラグは0にクリアされます。ライトされたデータはICDRSに転送され、TDRE内部フラグおよびIRIC、IRTRフラグが再び1にセットされます。IRICフラグを0にクリア後、ICDRに次のデータをライトします。スレーブデバイスは図15.9で示すタイミングでマスタデバイスが出力するクロックにしたがい、ICDRにライトされたデータを順次送出します。
4. 1フレームのデータ送信が終了し、送信クロックの9クロック目の立ち上がりでICCRのIRICフラグが1にセットされます。またこのスレーブデバイスは、TDRE内部フラグが1にセットされていると、送信クロックの立ち上がりからICDRにデータライトするまでSCLをLowレベルにします。マスタデバイスは9クロック目にSDAをLowレベルにし、アクノリッジを返します。このアクノリッジはICSRのACKBビットに格納されるので転送動作が正常に行われたかどうか確認することができます。TDRE内部フラグが0のときは、ICDRにライトされたデータはICDRSに転送され送信を開始し、TDRE内部フラグおよびIRIC、IRTRフラグが再び1にセットされます。
5. 送信を続ける場合は、IRICフラグを0にクリア後、次に送信するデータをICDRにライトします。このときTDRE内部フラグは0にクリアされます。

4.から 5.を繰り返し行うことにより、送信動作を継続できます。送信を終了する場合はICDRにHFFをライトします。SCLがHighレベルのときSDAがLowレベルからHighレベルに変化し停止条件を検出すると、ICCRのBBSYフラグが0にクリアされます。

15. I²C バスインタフェース (IIC)




図 15.9 スレーブ送信モード動作タイミング例 (MLS=0 のとき)

15.4.6 クロック同期式シリアルフォーマット

シリアルフォーマットは、ノンアドレッシングフォーマットでアクノリッジビットはありません。これを図 15.10 に示します。




図 15.10 I²C バスデータフォーマット (シリアルフォーマット)

15.4.7 IRIC セットタイミングと SCL 制御

割り込み要求フラグ (IRIC) セットタイミングは ICMR の WAIT ビット、SAR の FS ビットおよび SARX の FSX ビットの組み合わせにより異なります。また SCL は、TDRE や RDRF 内部フラグが 1 にセットされていると、1 フレーム転送終了後内部クロックに同期して自動的に Low レベルに固定します。図 15.11 に IRIC セットタイミングと SCL 制御を示します。




図 15.11 IRIC セットタイミングと SCL 制御

15.4.8 ノイズ除去回路

SCL 端子および SDA 端子の状態はノイズ除去回路を経由して内部に取り込まれます。図 15.12 にノイズ除去回路のブロック図を示します。

ノイズ除去回路は 2 段直列に接続されたラッチ回路と一致検出回路で構成されます。SCL 端子入力信号（または SDA 端子入力信号）がシステムクロックでサンプリングされ、2 つのラッチ出力が一致したときはじめて後段へそのレベルを伝えます。一致しない場合は前の値を保持します。




図 15.12 ノイズ除去回路のブロック図

15.4.9 使用例

I²C バスインタフェースを使用する場合の各モードでのフローチャート例を図 15.13 ~ 図 15.16 に示します。




図 15.13 マスタ送信モードのフローチャート例

15. I²C バスインタフェース (IIC)




図 15.14 マスタ受信モードのフローチャート例




図 15.15 スレープ受信モードフローチャート例

15. I²C バスインタフェース (IIC)




図 15.16 スレーブ送信モードフローチャート例

15.5 使用上の注意事項

1. マスタモードで、開始条件生成のための命令と停止条件生成のための命令を連続して発行すると、開始条件も停止条件も正常に出力されなくなります。開始条件と停止条件を続けて出力する場合は、開始条件生成のための命令を発行後、ポートをリードし、SCL、SDAが共にLowレベルになっていることを確認して、停止条件生成のための命令を発行してください。BBSY=0となったタイミングでは、まだSCLがLowレベルになっていない場合がありますので注意してください。
2. 次の転送の開始条件は以下の2条件となっています。ICDRをアクセスする場合は注意してください。
 - (a) ICE = 1、TRS = 1の状態(ICDR)にデータをライトしたとき (ICDRT ICDRSの自動転送を含む)
 - (b) ICE = 1、TRS = 0の状態(ICDR)をリードしたとき (ICDRS ICDRRの自動転送を含む)
3. SCL、SDA出力は、内部クロックに同期して表15.4に示すタイミングで出力されます。実際のバス上でのタイミングは、さらにバスの負荷容量、直列抵抗、および並列抵抗によって決まる信号の立ち上がり / 立ち下がり時間の影響を受けます。

表 15.5 I²C バスタイミング (SCL、SDA 出力)

項目	記号	出力タイミング	単位	備考
SCL 出力サイクル時間	tsCLO	28t _{cy} ~ 256t _{cy}	ns	
SCL 出力 High パルス幅	tsCLOH	0.5tsCLO	ns	
SCL 出力 Low パルス幅	tsCLOL	0.5tsCLO	ns	
SDA 出力バスフリー時間	tbUFO	0.5tsCLO 1t _{cy}	ns	
開始条件出力ホールド時間	tSTAHO	0.5tsCLO 1t _{cy}	ns	
再送開始条件出力セットアップ時間	tSTASO	1tsCLO	ns	
停止条件出力セットアップ時間	tSTOSO	0.5tsCLO+2t _{cy}	ns	
データ出力セットアップ時間 (マスタ時)	tSDASO	1tsCLO 3t _{cy}	ns	
データ出力セットアップ時間 (スレーブ時)		1tsCLO 3t _{cy}	ns	
データ出力ホールド時間	tSDAHO	3t _{cy}	ns	

- SCL、SDA入力は内部クロックに同期してサンプリングされます。そのため、ACタイミングは、「第20章 電气的特性」の表20.4のようにシステムクロックの周期t_{cy}に依存します。システムクロック周波数が5MHzに満たないと、I²CバスインタフェースのACタイミング仕様を満足しなくなりますので注意してください。
- SCLの立ち上がり時間t_{sr}はI²Cバスインタフェースの仕様で1000ns (高速モード時は300ns) 以内と定められています。本I²Cバスインタフェースは、マスタモード時SCLをモニタし、ビットごとに同期をとりながら通信を行います。そのためSCLの立ち上がり時間t_{sr} (LowレベルからV_{TH}まで変化する時間) が、I²Cバスインタフェースの入力クロックで決まる時間を越えた場合、SCLのHigh期間が延ばされます。SCLの立ち上がり時間は、SCLラインのプルアップ抵抗、負荷容量で決定されますので、設定した転送レートで動作させるためには、表15.6に示す時間以下になるようにプルアップ抵抗、負荷容量を設定してください。

表 15.6 SCL 立ち上がり時間 (t_{sr}) の許容範囲

IICX	t _{cy} 表示	時間表示 [ns]					
		I ² C バス仕様(max.)	= 5MHz	= 8MHz	= 10MHz	= 16MHz	
0	7.5t _{cy}	標準モード	1000ns		937ns	750ns	468ns
		高速モード	300ns				
1	17.5t _{cy}	標準モード	1000ns				
		高速モード	300ns				

- SCL、SDAの立ち上がり、立ち下がり時間は、I²Cバスインタフェースの仕様で1000nsおよび300ns以内と定められています。一方、本I²CバスインタフェースのSCL、SDA出力タイミングは、表15.5に示すようにt_{Syc}とt_{cy}によって規定されますが、立ち上がり、立ち下がり時間の影響で最大の転送レートではI²Cバスインタフェースの仕様を満足しない場合があります。表15.7は出力タイミングを各動作周波数で計算し、ワーストケースの立ち上がり、立ち下がり時間の影響を加えたものです。表の値はIICX、CKS2~CKS0の設定値により変わります。周波数により最大転送レートを実現できない場合もありますので、実際の設定条件に

15. I²C バスインタフェース (IIC)

合わせ、I²Cバスインタフェースの仕様を満足するか検討してください。

tBUFOはどの周波数でもI²Cバスインタフェースの仕様を満足しません。これに対しては

- プログラムで停止条件発行から開始条件の発行まで必要なインターバル (1 μs程度) を確保する。
- 入力タイミングがこの出力タイミングを許容するスレーブデバイスを選択する。

等検討してください。また、高速モード時のt_{SCLLO}、標準モード時のt_{STASO}では、t_{Sr} / t_{Sf}をワーストケースとして計算した場合にI²Cバスインタフェースの仕様を満足しません。これに対しては

- プルアップ抵抗、容量負荷により立ち上がり、立ち下がり時間を調整する。
- 転送レートを下げて仕様を満足するよう調整する。
- 入力タイミングがこの出力タイミングを許容するスレーブデバイスを選択する。

等検討してください。

表 15.7 I²C バスタイミング (t_{Sr}/t_{Sf} 影響最大の場合)

項目	t _{cy} 表示	時間表示 (最大転送レート時) [ns]						
			t _{Sr} / t _{Sf} 影響(max.)	I ² C バス 仕様(min.)	= 5MHz	= 8MHz	= 10MHz	= 16MHz
tsCLHO	0.5t _{SCLLO} (-t _{Sr})	標準モード	-1000	4000	4000	4000	4000	4000
		高速モード	-300	600	950	950	950	950
tsCLLO	0.5t _{SCLLO} (-t _{Sf})	標準モード	-250	4700	4750	4750	4750	4750
		高速モード	-250	1300	1000* ¹	1000* ¹	1000* ¹	1000* ¹
tBUFO	0.5t _{SCLLO} -1t _{cy} (-t _{Sr})	標準モード	-1000	4700	3800* ¹	3875* ¹	3900* ¹	3938* ¹
		高速モード	-300	1300	750* ¹	825* ¹	850* ¹	888* ¹
tSTAHO	0.5t _{SCLLO} -1t _{cy} (-t _{Sf})	標準モード	-250	4000	4550	4625	4650	4688
		高速モード	-250	600	800	875	900	938
tSTASO	1t _{SCLLO} (-t _{Sr})	標準モード	-1000	4700	9000	9000	9000	9000
		高速モード	-300	600	2200	2200	2200	2200
tSTOSO	0.5t _{SCLLO} +2t _{cy} (-t _{Sr})	標準モード	-1000	4000	4400	4250	4200	4125
		高速モード	-300	600	1350	1200	1150	1075
tSDASO マスタ時	1t _{SCLLO} * ² -3t _{cy} (-t _{Sr})	標準モード	-1000	250	3100	3325	3400	3513
		高速モード	-300	100	400	625	700	813
tSDASO スレーブ時	1t _{SCLLO} * ² -3t _{cy} (-t _{Sr})	標準モード	-1000	250	3100	3325	3400	3513
		高速モード	-300	100	400	625	700	813
tSDAHO	3t _{cy}	標準モード	0	0	600	375	300	188
		高速モード	0	0	600	375	300	188

【注】*1 I²Cバスインタフェースの仕様を満足しません。

*2 I²Cバス仕様値 (標準モード: 4700ns min.、高速モード: 1300ns min.) で計算しています。

7. マスタ受信終了時におけるICDRリードの注意

マスタ受信モードでの受信動作完了後、受信をやめる場合は、ICCRのTRSビットを1にセットし、ICCRのBBSY = 0 かつSCP = 0 をライトします。これにより、SCL端子がHighレベルのとき、SDA端子をLowレベルからHighレベルに変化させて停止条件を生成します。この後で受信データはICDRをリードすることにより読み出すことができますが、バッファにデータが残っている場合はICDRSの受信データがICDRに転送されないため第2バイト目のデータを読み出すことができなくなります。第2バイト目のデータを読み出す必要があるときは、マスタ受信モードの状態 (TRSビットが0の状態) で停止条件の発行を行ってください。受信データの読み出しは、必ずICCRのBBSYビットが0になり、停止条件が生成され、バスが開放されていることを確認した後、TRSが0の状態(ICDRをリードしてください。このとき、停止条件発行のための命令実行 (ICCR のBBSY = 0 かつSCP = 0 をライト) から実際に停止条件が生成されるまでの期間に受信データ (ICDRのデータ) を読み出すと、次のマスタ送信時に正しくクロックが出力されなくなる場合がありますので注意が必要です。

8. 再送開始条件発行時の注意

再送開始条件発行と次バイト転送命令の実行タイミングにより、再送開始条件生成や再送開始条件生成後のデータ送信が正常に動作しない場合があります。そのため、再送開始条件を発行し、開始条件が生成した後でICDRに送信データをライトしてください。再送のための開始条件発行のタイミングと、それに連続してICDRにデータを書き込むタイミングおよびフローチャートを図15.17に示します。

15. I²C バスインタフェース (IIC)




図 15.17 再送のための開始条件命令発行フローチャートおよびタイミング

16. A/D 変換器

逐次比較方式の 10 ビットの A/D 変換器で、最大 8 チャンネルのアナログ入力を変換することができます。A/D 変換器のブロック図を図 16.1 に示します。

16.1 特長

- 分解能：10ビット
- 入力チャンネル：8チャンネル（42ピン版は4チャンネル）
- 高速変換：1チャンネル当り最小4.4 μ s（16MHz動作時）
- 動作モード：2種類
 - 単一モード：1チャンネルのA/D変換
 - スキャンモード：1～4チャンネルの連続A/D変換
- データレジスタ：4本
 - A/D変換結果は、各チャンネルに対応したデータレジスタに転送され、保持されます。
- サンプル&ホールド機能付き
- 変換開始方法：2種類
 - ソフトウェアまたは外部トリガ信号によるA/D変換の開始が可能
- 割り込み要因
 - A/D変換終了割り込み（ADI）要求を発生させることができます。

16. A/D 変換器




図 16.1 A/D 変換器のブロック図

16.2 入出力端子

A/D 変換器で使用する端子を表 16.1 に示します。8 本のアナログ入力端子は 2 グループに分割されており、アナログ入力端子 0 ~ 3 (AN0 ~ AN3) がグループ 0、アナログ入力端子 4 ~ 7 (AN4 ~ AN7) がグループ 1 になっています。AVcc 端子は A/D 変換器内のアナログ部の電源です。

表 16.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AVcc	入力	アナログ部の電源端子
アナログ入力端子 0	AN0	入力	グループ 0 のアナログ入力端子
アナログ入力端子 1	AN1	入力	
アナログ入力端子 2	AN2	入力	
アナログ入力端子 3	AN3	入力	
アナログ入力端子 4	AN4	入力	グループ 1 のアナログ入力端子
アナログ入力端子 5	AN5	入力	
アナログ入力端子 6	AN6	入力	
アナログ入力端子 7	AN7	入力	
A/D 外部トリガ入力端子	$\overline{\text{ADTRG}}$	入力	A/D 変換開始のための外部トリガ入力端子

16.3 レジスタの説明

A/D 変換器には以下のレジスタがあります。

- A/D データレジスタ A (ADDRA)
- A/D データレジスタ B (ADDRB)
- A/D データレジスタ C (ADDRC)
- A/D データレジスタ D (ADDRD)
- A/D コントロール / ステータスレジスタ (ADCSR)
- A/D コントロールレジスタ (ADCR)

16.3.1 A/D データレジスタ A ~ D (ADDRA ~ D)

A/D データレジスタは A/D 変換結果を格納するための 16 ビットのリード専用レジスタで、ADDRA ~ ADDRD の 4 本あります。各アナログ入力チャネルの変換結果が格納される A/D データレジスタは表 16.2 のとおりです。

10 ビットの変換データは A/D データレジスタのビット 15 からビット 6 に格納されます。下位 6 ビットの読み出し値は常に 0 です。CPU との間のデータバスは 8 ビット幅で、上位バイトは CPU から直接リードできますが、下位バイトは上位バイトリード時にテンポラリレジスタに転送されたデータが読み出されます。このため A/D データレジスタをリードする場合は、ワードアクセスするか上位バイトのみリードしてください。ADDR の初期値は H'0000 です。

16. A/D 変換器

表 16.2 アナログ入力チャネルと A / D データレジスタの対応

アナログ入力チャネル		変換結果が格納される A / D データレジスタ
グループ 0	グループ 1	
AN0	AN4	ADDRA
AN1	AN5	ADDRB
AN2	AN6	ADDRC
AN3	AN7	ADDRD

16.3.2 A/D コントロール / ステータスレジスタ (ADCSR)

ADCSR は A/D 変換器の制御ビットと変換終了ステータスビットで構成されています。

ビット	ビット名	初期値	R/W	説 明
7	ADF	0	R/W	A/D エンドフラグ [セット条件] • 単一モードで A/D 変換が終了したとき • スキャンモードで選択されたすべてのチャネルの変換が 1 回終了したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
6	ADIE	0	R/W	A/D インタラプトイネーブル このビットを 1 にセットすると ADF による A/D 変換終了割り込み要求 (ADI) がイネーブルになります。
5	ADST	0	R/W	A/D スタート このビットを 1 にセットすると A/D 変換を開始します。単一モードでは A/D 変換を終了すると自動的にクリアされます。スキャンモードではソフトウェア、リセット、またはスタンバイモードによってクリアされるまで選択されたチャネルを順次連続変換します。
4	SCAN	0	R/W	スキャンモード A/D 変換のモードを選択します。 0: 単一モード 1: スキャンモード
3	CKS	0	R/W	クロックセレクト A/D 変換時間の設定を行います。 0: 変換時間 = 134 ステート (max) 1: 変換時間 = 70 ステート (max) 変換時間の切換えは、ADST = 0 の状態で行ってください。

ビット	ビット名	初期値	R/W	説 明
2	CH2	0	R/W	チャンネルセレクト 2~0
1	CH1	0	R/W	アナログ入力チャンネルを選択します。
0	CH0	0	R/W	SCAN = 0 のとき 000 : AN0 001 : AN1 010 : AN2 011 : AN3 100 : AN4 101 : AN5 110 : AN6 111 : AN7 42 ピン版には AN4 ~ AN7 はありません。
				SCAN = 1 のとき 000 : AN0 001 : AN0 ~ AN1 010 : AN0 ~ AN2 011 : AN0 ~ AN3 100 : AN4 101 : AN4 ~ AN5 110 : AN4 ~ AN6 111 : AN4 ~ AN7

16.3.3 A/D コントロールレジスタ (ADCR)

ADCR は外部トリガによる A/D 変換開始をイネーブルにします。

ビット	ビット名	初期値	R/W	説 明
7	TRGE	0	R/W	トリガイネーブル このビットを 1 にセットすると外部トリガ端子 ($\overline{\text{ADTRG}}$) の立ち上がり、立ち下がりエッジでも A/D 変換を開始します。 外部トリガ端子 ($\overline{\text{ADTRG}}$) の立ち上がり、立ち下がりエッジ選択は割り込みエッジセレクトレジスタ 2 (IEGR2) の WPEG5 の設定に従います。
6~1		すべて 1		リザーブビットです。読み出すと常に 1 が読み出されます。
0		0	R/W	リザーブビットです。リード/ライト可能ですが、1 に設定しないでください。

16.4 動作説明

A/D 変換器は逐次比較方式で分解機能は 10 ビットです。動作モードには単一モードとスキャンモードがあります。動作モードやアナログ入力チャネルの切換えは、誤動作を避けるため ADCSR の ADST ビットが 0 の状態で行ってください。動作モードやアナログ入力チャネルの変更と ADST ビットのセットは同時に行うことができます。

16.4.1 単一モード

単一モードは指定された 1 チャネルのアナログ入力を以下のように 1 回 A/D 変換します。

1. ソフトウェアまたは外部トリガ入力によって ADCSR の ADST ビットが 1 にセットされると、選択されたチャネルの A/D 変換を開始します。
2. A/D 変換が終了すると A/D 変換結果がそのチャネルに対応する A/D データレジスタに転送されます。
3. A/D 変換終了時、ADCSR の ADF フラグが 1 にセットされます。このとき、ADIE ビットが 1 にセットされていると、ADI 割り込み要求を発生します。
4. ADST ビットは A/D 変換中は 1 を保持し、変換が終了すると自動的にクリアされて A/D 変換器は待機状態になります。

16.4.2 スキャンモード

スキャンモードは指定された最大 4 チャネルのアナログ入力を以下のように順次連続して A/D 変換します。

1. ソフトウェアまたは外部トリガ入力によって ADCSR の ADST ビットが 1 にセットされると、グループの第 1 チャネル (CH2 = 0 のとき AN0、CH2 = 1 のとき AN4) から A/D 変換を開始します。
2. それぞれのチャネルの A/D 変換が終了すると A/D 変換結果は順次そのチャネルに対応する A/D データレジスタに転送されます。
3. 選択されたすべてのチャネルの A/D 変換が終了すると ADCSR の ADF フラグが 1 にセットされます。このとき、ADIE ビットが 1 にセットされていると、ADI 割り込み要求を発生します。A/D 変換器は再びグループの第 1 チャネルから A/D 変換を開始します。
4. ADST ビットは自動的にクリアされず、1 にセットされている間は、2. ~ 3. を繰り返します。ADST ビットを 0 にクリアすると A/D 変換は停止します。

16.4.3 入力サンプリングと A/D 変換時間

A/D 変換器には、サンプル&ホールド回路が内蔵されています。A/D 変換器は、ADST ビットが 1 にセットされてから t_b 時間経過後、入力のサンプリングを行い、その後変換を開始します。A/D 変換のタイミングを図 16.2 に示します。また、A/D 変換時間を表 16.3 に示します。

A/D 変換時間は、図 16.2 に示すように、 t_b と入力サンプリング時間を含めた時間となります。ここで t_b は、ADCSR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 16.3 に示す範囲で変化し

ます。スキャンモードの変換時間は、表 16.3 に示す値が 1 回目の変換時間となりますが、2 回目以降は CKS = 0 の場合は 128 ステート（固定）、CKS = 1 の場合は 66 ステート（固定）となります。




図 16.2 A/D 変換タイミング

表 16.3 A/D 変換時間（単一モード）

	記号	CKS = 0			CKS = 1		
		min	typ	max	min	typ	max
A/D 変換開始遅延時間	t_D	6	—	9	4	—	5
入力サンプリング時間	t_{SPL}	—	31	—	—	15	—
A/D 変換時間	t_{CONV}	131	—	134	69	—	70

【注】 表中の数値の単位はステートです。

16.4.4 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADCR の TRGE ビットが 1 にセットされているとき、 \overline{ADTRG} 端子から入力されます。 \overline{ADTRG} 入力端子の立ち下がりエッジで、ADCSR の ADST ビットが 1 にセットされ、A/D 変換が開始されます。その他の動作は、単一モード / スキャンモードによらず、ソフトウェアによって ADST ビットを 1 にセットした場合と同じです。このタイミングを図 16.3 に示します。




図 16.3 外部トリガ入力タイミング

16.5 A/D 変換精度の定義

本 LSI の A/D 変換精度の定義は以下のとおりです。

- 分解能

A/D変換器のデジタル出力コード数

- 量子化誤差

A/D変換器が本質的に有する偏差であり、 $1/2\text{LSB}$ で与えられる（図16.4）。

- オフセット誤差

デジタル出力が最小電圧値0000000000から0000000001に変化する時のアナログ入力電圧値の理想A/D変換特性からの偏差（図16.5）。

- フルスケール誤差

デジタル出力が1111111110から1111111111に変化する時のアナログ入力電圧値の理想A/D変換特性からの偏差（図16.5）。

- 非直線性誤差

ゼロ電圧からフルスケール電圧までの間の理想A/D変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない。

- 絶対精度

デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線誤差を含む。




図 16.4 A/D 変換精度の定義 (1)




図 16.5 A/D 変換精度の定義 (2)

16.6 使用上の注意事項

16.6.1 許容信号源インピーダンスについて

本 LSI のアナログ入力、信号源インピーダンスが $5k$ 以下の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル&ホールド回路の入力容量をサンプリング時間内に充電するために設けている規格で、センサの出力インピーダンスが $5k$ を超える場合充電不足が生じ、A/D 変換精度が保証できなくなる場合があります。単一モードで変換を行う場合で外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の $10k$ だけになりますので信号源インピーダンスは不問となります。ただし、この場合ローパスフィルタとなりますので、微分係数の大きなアナログ信号（例えば電圧の変動率が $5mV/\mu s$ 以上）には追従できない場合があります（図 16.6）。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのバッファを入れてください。

16.6.2 絶対精度への影響について

容量を付加するとにより、GND とのカップリングを受けることとなりますので、GND にノイズがあると絶対精度が悪化する可能性があります。必ず電氣的に安定な GND に接続してください。またフィルタ回路が実装基板上でデジタル信号と干渉したり、アンテナとならないように注意が必要です。




図 16.6 アナログ入力回路の例

17. EEPROM

H8/3664N は 512 バイトの EEPROM を内蔵しています。EEPROM のブロック図を図 17.1 に示します。

17.1 特長

- 書き込み方式：2種類
 - 1バイトライト
 - ページライト：ページサイズ 8バイト
- 読み出し方式：3種類
 - カレントアドレスリード
 - ランダムアドレスリード
 - シーケンシャルリード
- アクノリッジポーリング可能
- 書き換え時間
 - 10ms（電源電圧 $V_{CC}=2.7V$ 以上）
- 書き換え回数
 - バイトライトは、1バイトあたり10,000回まで書き換え可能
 - ページライトは、1ページあたり100,000回まで書き換え可能
- データ保持
 - ページライト10,000回書き換え後のデータ保持10年間
- CPUとのインタフェース
 - I²Cバスインタフェース（フィリップス社規格に準拠）
 - デバイスコード 1010
 - スレーブアドレスコード変更可能（初期値は000）
 - I²Cバスは外部に開放しているため、外部からEEPROMに直接アクセス可能




図 17.1 EEPROM のブロック図

17.2 入出力端子

EEPROM で使用する端子を表 17.1 に示します。

表 17.1 端子構成

名称	記号	入出力	機能
シリアルクロック端子	SCL	入力	シリアルデータの入出力タイミングを設定するためのクロック入力端子です。クロックの立ち上がりでデータを取り込み、立ち下がりデータを出します。I ² C バスインタフェースの出力はオープンドレインになっているため、抵抗でプルアップする必要があります。抵抗値については、「19.2.2 DC 特性」の V _{OL} 、I _{OL} 、C _{IN} および「19.2.3 AC 特性」からシステムに適した値を求めてください。クロック周波数は最大 400kHz です。
シリアルデータ端子	SDA	入出力	シリアルデータの入出力端子です。出力はオープンドレインになっているため、抵抗でプルアップする必要があります。抵抗値については、「19.2.2 DC 特性」の V _{OL} 、I _{OL} 、C _{IN} および「19.2.3 AC 特性」からシステムに適した値を求めてください。SDA 入力を High レベルから Low レベル、Low レベルから High レベルにするときは、開始条件、停止条件を除き SCL が Low レベルのときに実行してください。

17.3 レジスタの説明

EEPROM には以下のレジスタがあります。

- EEPROMキーレジスタ (EKR)

17.3.1 EEPROM キーレジスタ (EKR)

EKR は 8 ビットのリード/ライト可能なレジスタで、EEPROM に書かれているスレーブアドレスコードを変更します。スレーブアドレスコードの変更は、EKR に H'5F を書き込んだ後、EEPROM の H'FF09 番地にスレーブアドレスコードとして H'00 ~ H'07 のいずれかをバイトライト方式で書き込みます。EKR の初期値は H'FF です。

17.4 動作説明

17.4.1 EEPROM インタフェース

H8/3664N は、F-ZTAT™版 HD64F3664 と 512 バイト EEPROM の 2 チップを内蔵したマルチチップ構造の LSI です。

EEPROM インタフェースは I²C バスインタフェースです。この I²C バスは外部にも開放されているため、I²C バスに接続される外部デバイスと通信できます。

17.4.2 バスフォーマットとタイミング

I²C バスフォーマットと I²C バスタイミングは、「15.4.1 I²C バスフォーマット」に従います。EEPROM の固有のバスフォーマットは次の 2 点です。

1. EEPROM アドレスは 2 バイトで構成されており、ライトデータは上位アドレス、下位アドレスの順に各々の MSB 側から転送します。
2. ライトデータは MSB 側から送信します。

EEPROM のバスフォーマットとバスタイミングを図 17.2 に示します。




図 17.2 EEPROM バスフォーマットとバスタイミング

17.4.3 開始条件

リード、ライト動作を開始するには、SCL 入力が高レベルのとき SDA 入力を High レベルから Low レベルに変化させ、開始条件を生成する必要があります。

17.4.4 停止条件

リード、ライト動作を停止するには、SCL 入力が高レベルのとき SDA 入力を Low レベルから High レベルに変化させ、停止条件を生成する必要があります。

リード動作は停止条件を生成すると、リード動作を終了しアクセス待機状態になります。ライト動作は停止条件を生成すると、書き換えデータの入力を終了しメモリへの書き込みをライトサイクル時間 (t_{wc}) の期間実施後、アクセス待機状態になります。

17.4.5 アクノリッジ

アドレス情報やリードデータ、ライトデータなどのシリアルデータは、8 ビット単位で送受信が行われます。アクノリッジはこの 8 ビットデータが正常に送信または受信されたことを示す信号です。

ライト動作の場合、EEPROM はデータ受信完了後の 9 クロック目にアクノリッジ"0"を出力します。リード動作の場合、EEPROM はデータ受信完了後のアクノリッジに続いてリードデータを送信します。送信後はバス解放状態となり、アクノリッジ"0"を検出すると次のリードデータを送信します。アクノリッジ"0"を検出せずに停止条件を受信すると、リード動作を終了してアクセス待機状態になります。アクノリッジ"0"を検出せず、かつ停止条件も受信しない場合、データを送信せずにバス解放状態を持続します。

17.4.6 スレーブアドレス

開始条件生成後、7 ビットのスレーブアドレスと 1 ビットの R/\bar{W} コードを入力します。この入力では EEPROM はリード、ライト動作を開始します。

スレーブアドレスは表 17.2 に示すように、前半のデバイスコード 4 ビットと後半のスレーブアドレスコード 3 ビットの 7 ビット構成です。デバイスコードはデバイスタイプを識別するコードで、本 LSI では汎用 EEPROM と同じ 1010 に固定されています。スレーブアドレスコードは、I²C バスに接続されたデバイスコード 1010 のデバイス (最大 8 個) の中からどれを選択するかを決定します。A2、A1、A0 の順に入力されたスレーブアドレスコードとスレーブアドレス照合用レジスタ (ESAR) の内容が一致したデバイスを選択します。

スレーブアドレスコードは、EEPROM の H'FF09 番地に格納されています。リセット解除後 10ms の間に、メモリアレイのスレーブアドレスレジスタから ESAR に転送されます。なお、転送中、EEPROM のアクセスはできません。

EEPROM に書き込まれたスレーブアドレスコードの初期値は H'00 です。H'00 ~ H'07 の範囲で書き換えることができます。なお、書き換えは必ずバイトライト方式で実行してください。

スレーブアドレスの次の 1 ビットは R/\bar{W} コードです。0 はライト動作、1 はリード動作です。

なお、デバイスコードが 1010 でない場合、もしくはスレーブアドレスコードが一致しない場合は、EEPROM はアクセス待機状態になります。

表 17.2 スレーブアドレス

ビット	ビット名	初期値	設定値	備考
7	デバイスコード D3	-	1	
6	デバイスコード D2	-	0	
5	デバイスコード D1	-	1	
4	デバイスコード D0	-	0	
3	スレーブアドレスコード A2	0	A2	初期値の変更可能
2	スレーブアドレスコード A1	0	A1	初期値の変更可能
1	スレーブアドレスコード A0	0	A0	初期値の変更可能

17.4.7 ライト動作

ライト動作にはバイトライト、ページライトの2種類があります。ライト動作の起動方法は、スレーブアドレスに続く R \bar{W} コードに 0 を入力します。

(1) バイトライト

開始条件に続いてスレーブアドレス 7 ビットと R \bar{W} コード 0 の 8 ビットデータを入力すると、EEPROM は 9 ビット目にアクノリッジ"0"を出力し、ライトモードに入ります。この後、メモリアドレス 2 バイトを上位、下位の順に MSB 側から入力します。メモリアドレス 1 バイトを入力するたびにアクノリッジ"0"を出力するので、続いてライトデータ 1 バイトを MSB 側から入力します。ライトデータを受け取ると EEPROM はアクノリッジ"0"を出力します。ここで停止条件を入力すると、EEPROM 内部で制御される書き換え動作に入り、書き換え動作終了まで、SCL、SDA の入力を受け付けなくなります。書き換え動作が終了すると、EEPROM は自動的にアクセス待機状態に戻ります。

バイトライトの動作を図 17.3 に示します。




図 17.3 バイトライト動作

(2) ページライト

本 LSI は 8 バイトまでの任意のバイト数を一度に書き換えられるページライト機能があります。ページライトではバイトライトと同様に、開始条件 スレーブアドレス + R/W コード メモリアドレス(n) ライトデータ(Dn)の順に、9 ビットごとのアクノリッジ"0"出力を確認しながらライトデータを入力します。ライトデータ(Dn)入力後に停止条件を入力せずにライトデータ(Dn + 1)を入力すると、ページライトモードに入ります。ライトデータ(Dn + 1)を入力すると、EEPROM アドレスの LSB 側 3 ビット(A2 ~ A0)は自動的にインクリメントされ(n + 1)番地になります。このようにしてライトデータを次々と入力することができます。

ライトデータの入力ごとにページ内アドレスがインクリメントされ、最大 8 バイトのライトデータを入力できます。EEPROM アドレスの LSB 側 3 ビット(A2 ~ A0)がページの最終番地に達したとき、アドレスはロールオーバーしてページの先頭アドレスに戻ります。ロールオーバーした場合、同一アドレスにライトデータが二度もしくは二度以上入力されることとなりますが、最後に入力したライトデータが有効となります。停止条件を入力すると、ライトデータの入力を終了して書き換え動作に入ります。

ページライトの動作を図 17.4 に示します。




図 17.4 ページライト動作

17.4.8 アクノリッジポーリング

EEPROM が書き換え中か否かを判定するアクノリッジポーリング機能があります。書き換え期間中、開始条件に続いてスレーブアドレス + R/W コード 8 ビットを入力します。アクノリッジポーリングの場合、リード/ライトコードは 0 にしてください。9 ビット目のアクノリッジで書き換え中か否かを判定します。アクノリッジ"1"は書き換え中、アクノリッジ"0"は書き換え終了を示します。アクノリッジポーリングは、ライトデータの入力後、停止条件が入力された時点から機能します。

17.4.9 リード動作

リード動作には、カレントアドレスリード、ランダムアドレスリード、シーケンシャルリードの3種類があります。リード動作の起動方法はライトと同様ですが、スレーブアドレスに続く R/\bar{W} コードには1を入力してください。

(1) カレントアドレスリード

EEPROM 内部のアドレスカウンタは、前回のリード動作もしくはライト動作で最後にアクセスしたアドレス(n)を1番地インクリメントした(n+1)番地を保持しています。カレントアドレスリードは、この内部アドレスカウンタが保持している(n+1)番地をリードするモードです。

ライト動作と同様に、開始条件 スレーブアドレス + R/\bar{W} コード($R/\bar{W}=1$)の順に入力すると、アクノリッジ"0"を出力した後に(n+1)番地のデータ1バイトがMSB側からシリアルに出力されます。この後、アクノリッジ"1"(アクノリッジの入力をせずにバスを解放しても可) 停止条件の順で入力するとリード動作を終了し、アクセス待機状態に戻ります。

なお、前회가リードモードで最終アドレス H'01FF 番地をアクセスして終了した場合、カレントアドレスはロールオーバーして0番地になります。また前회가ライトモードでページの最終アドレスをアクセスした場合、カレントアドレスはページ内でロールオーバーしてページの先頭アドレスになります。

カレントアドレスは電源をOFFにしない限り有効です。電源ON後のカレントアドレスは不定になります。電源ON後のリードはランダムアドレスリードでアドレスを指定してください。

カレントアドレスリードの動作を図17.5に示します。




図 17.5 カレントアドレスリード動作

(2) ランダムアドレスリード

アドレスを指定してリードするモードです。ダミーのライトモードでリードすべきアドレスを入力します。開始条件 スレーブアドレス+R/ \bar{W} コード(R/ \bar{W} =0) メモリアドレス(上位) メモリアドレス(下位)の順に入力します。メモリアドレス(下位)入力後のアクノリッジ"0"出力確認後、再度開始条件を入力してカレントアドレスを実行すると、ダミーのライトモードで指定されたアドレスのデータを出力します。データ出力後に、アクノリッジ"1" (アクノリッジの入力をせずにバスを解放しても可) 停止条件の順で入力するとリードを終了し、アクセス待機状態に戻ります。

ランダムアドレスリードの動作を図 17.6 に示します。




図 17.6 ランダムアドレスリード動作

(3) シーケンシャルリード

データを連続してリードするモードです。カレントアドレスリードでもランダムアドレスリードでも、データを連続してリードできます。1バイトのデータを出力した後、アクノリッジ"0"を入力すると、アドレスがインクリメントされて次の1バイトのデータを出力します。データ出力後にアクノリッジ"0"の入力を続けると、アドレスをインクリメントしながら次々とデータを出力します。アドレスが最終アドレス H'01FF 番地になった場合、0番地にロールオーバーします。ロールオーバー後もシーケンシャルリードは可能です。動作を終了するには、カレントアドレスリード、ランダムアドレスリードと同様に、アクノリッジ"1" (アクノリッジの入力をせずにバスを解放しても可) 停止条件の順で入力します。

カレントアドレスリードを行ったときにシーケンシャルリードを使用した様子を図 17.7 に示します。




図 17.7 シーケンシャルリード動作 (カレントアドレスリードを使用した場合)

17.5 使用上の注意事項

17.5.1 電源 ON/OFF 時のデータ保護

電源 ON/OFF 時の誤動作によりデータが破壊される可能性があります。データ破壊を防止するため下記に注意してください。

1. 電源ON/OFF時は、SCL、SDAを V_{cc} もしくは V_{ss} に固定してください。
2. 電源OFFは、アクセス待機状態で行なってください。
3. 中間レベルからの電源ONは誤動作の原因になります。電源ONは必ず0Vから立ち上げてください。
4. 電源ON時の立ち上げは10 μ s以上にしてください。

17.5.2 書き換え回数

ページライトでの書き換え回数は、1 ページあたり 10⁵ 回 (累積不良率 1%以下) です。バイトライトの場合は 1 バイトあたり 10⁴ 回です。またページライトで 10⁴ 回まで書き換え後のデータ保持は 10 年間可能です。

17.5.3 ノイズキャンセル時間

SCL 端子、SDA 端子はノイズキャンセル機能を有しています。この機能により、幅 50ns 以下のパルスはキャンセルされます。幅 50ns を超えるパルスはアクティブなパルスとして認識するため、幅 50ns 以上の誤パルスが発生しないように注意してください。

18. 電源回路

本 LSI には内部電源降圧回路が内蔵されています。この内部電源降圧回路を使用することにより、外部 V_{CC} 端子に接続された電源電圧に依存することなく、内部電源を約 3.0V に固定することができます。このため外部電源を 3.0V 以上で使用した場合に消費される電流値を約 3.0V で使用した場合とほぼ同等に抑えることができます。外部電圧が 3.0V 以下の場合には内部電圧は外部電圧とほぼ同一となります。内部電源降圧回路を使用せずに内部電源電圧を外部電源電圧と同一として使用することもできます。

18.1 内部電源降圧回路を使用する場合

図 18.1 のように、 V_{CC} 端子に外部電源を接続し、 V_{CL} と V_{SS} 間に約 $0.1\ \mu\text{F}$ の容量を接続してください。この外部回路を付加することにより内部降圧回路が有効になります。外部回路の入出力レベルは V_{CC} に接続されている外部電源電圧と V_{SS} に接続されている GND 電位が基準となります。例えば、ポートの入出力レベルは High が V_{CC} 基準、Low が V_{SS} 基準となります。A/D 変換器のアナログ電源は内部降圧回路の影響は受けません。




図 18.1 内部電源降圧回路を使用する場合の電源接続図

18.2 内部電源降圧回路を使用しない場合

図 18.2 のように、 V_{CL} と V_{CC} 端子に外部電源を接続してください。外部電源が直接内部電源に供給されます。使用可能な電源電圧は 3.0V ~ 3.6V です。この範囲を超える電源を供給した場合の動作は保証されません。

18. 電源回路




図 18.2 内部電源降圧回路を使用しない場合の電源接続図

19. レジスタ一覧

レジスタ一覧では、内蔵レジスタのアドレス、ビット構成および動作モード別の状態に関する情報をまとめています。表記方法は下記の通りです。

1. レジスタアドレス一覧（アドレス順）

- 割り付けアドレスの小さいレジスタから順に記載します。
- モジュール名称による分類をしています。
- データバス幅を表示しています。
- アクセスステート数を表示しています。

2. レジスタビット一覧

- 「レジスタアドレス一覧（アドレス順）」の順序で、ビット構成を記載しています。
- リザーブビットは、ビット名称部に「-」で表記しています。
- 16ビットのレジスタの場合、MSB側のビットから記載しています。

3. 各動作モードにおけるレジスタの状態

- 「レジスタアドレス一覧（アドレス順）」の順序で、レジスタの状態を記載しています。
- 基本的な動作モードにおけるレジスタの状態を示しており、内蔵モジュール固有のリセットなどがある場合は、内蔵モジュールの章を参照してください。

19. レジスタ一覧

19.1 レジスタアドレス一覧（アドレス順）

データバス幅は、ビット数を示します。

アクセスステート数は、指定の基準クロックのステート数を示します。

レジスタ名称	略称	ビット 数	アドレス	モジュール	データ バス幅	アクセス ステート数
タイマモードレジスタ W	TMRW	8	H'FF80	タイマ W	8	2
タイマコントロールレジスタ W	TCRW	8	H'FF81	タイマ W	8	2
タイマインタラプトイネーブルレジスタ W	TIERW	8	H'FF82	タイマ W	8	2
タイマステータスレジスタ W	TSRW	8	H'FF83	タイマ W	8	2
タイマ I/O コントロールレジスタ 0	TIOR0	8	H'FF84	タイマ W	8	2
タイマ I/O コントロールレジスタ 1	TIOR1	8	H'FF85	タイマ W	8	2
タイマカウンタ	TCNT	16	H'FF86	タイマ W	16* ¹	2
ジェネラルレジスタ A	GRA	16	H'FF88	タイマ W	16* ¹	2
ジェネラルレジスタ B	GRB	16	H'FF8A	タイマ W	16* ¹	2
ジェネラルレジスタ C	GRC	16	H'FF8C	タイマ W	16* ¹	2
ジェネラルレジスタ D	GRD	16	H'FF8E	タイマ W	16* ¹	2
フラッシュメモリコントロールレジスタ 1	FLMCR1	8	H'FF90	ROM	8	2
フラッシュメモリコントロールレジスタ 2	FLMCR2	8	H'FF91	ROM	8	2
フラッシュメモリパワーコントロール レジスタ	FLPWCR	8	H'FF92	ROM	8	2
ブロック指定レジスタ 1	EBR1	8	H'FF93	ROM	8	2
フラッシュメモリーイネーブルレジスタ	FENR	8	H'FF9B	ROM	8	2
タイマコントロールレジスタ V0	TCRV0	8	H'FFA0	タイマ V	8	3
タイマコントロール / ステータスレジスタ V	TCSR V	8	H'FFA1	タイマ V	8	3
タイムコンスタントレジスタ A	TCORA	8	H'FFA2	タイマ V	8	3
タイムコンスタントレジスタ B	TCORB	8	H'FFA3	タイマ V	8	3
タイマカウンタ V	TCNTV	8	H'FFA4	タイマ V	8	3
タイマコントロールレジスタ V1	TCRV1	8	H'FFA5	タイマ V	8	3
タイマモードレジスタ A	TMA	8	H'FFA6	タイマ A	8	2
タイマカウンタ A	TCA	8	H'FFA7	タイマ A	8	2
シリアルモードレジスタ	SMR	8	H'FFA8	SCI3	8	3
ビットレートレジスタ	BRR	8	H'FFA9	SCI3	8	3
シリアルコントロールレジスタ 3	SCR3	8	H'FFAA	SCI3	8	3
トランスミットデータレジスタ	TDR	8	H'FFAB	SCI3	8	3

19. レジスタ一覧

レジスタ名称	略称	ビット 数	アドレス	モジュール	データ バス幅	アクセス ステート数
シリアルステータスレジスタ	SSR	8	H'FFAC	SCI3	8	3
レシーブデータレジスタ	RDR	8	H'FFAD	SCI3	8	3
A/D データレジスタ A	ADDRA	16	H'FFB0	A/D 変換器	8	3
A/D データレジスタ B	ADDRB	16	H'FFB2	A/D 変換器	8	3
A/D データレジスタ C	ADDRC	16	H'FFB4	A/D 変換器	8	3
A/D データレジスタ D	ADDRD	16	H'FFB6	A/D 変換器	8	3
A/D コントロール / ステータスレジスタ	ADCSR	8	H'FFB8	A/D 変換器	8	3
A/D コントロールレジスタ	ADCR	8	H'FFB9	A/D 変換器	8	3
タイマコントロール / ステータスレジスタ WD	TCSRWD	8	H'FFC0	WDT* ²	8	2
タイマカウンタ WD	TCWD	8	H'FFC1	WDT* ²	8	2
タイマモードレジスタ WD	TMWD	8	H'FFC2	WDT* ²	8	2
I ² C バスコントロールレジスタ	ICCR	8	H'FFC4	IIC	8	2
I ² C バスステータスレジスタ	ICSR	8	H'FFC5	IIC	8	2
I ² C バスデータレジスタ	ICDR	8	H'FFC6	IIC	8	2
第2 スレーブアドレスレジスタ	SARX	8	H'FFC6	IIC	8	2
I ² C バスモードレジスタ	ICMR	8	H'FFC7	IIC	8	2
スレーブアドレスレジスタ	SAR	8	H'FFC7	IIC	8	2
アドレスブレイクコントロールレジスタ	ABRKCR	8	H'FFC8	アドレスブレイク	8	2
アドレスブレイクステータスレジスタ	ABRKSR	8	H'FFC9	アドレスブレイク	8	2
ブレイクアドレスレジスタ H	BARH	8	H'FFCA	アドレスブレイク	8	2
ブレイクアドレスレジスタ L	BARL	8	H'FFCB	アドレスブレイク	8	2
ブレイクデータレジスタ H	BDRH	8	H'FFCC	アドレスブレイク	8	2
ブレイクデータレジスタ L	BDRL	8	H'FFCD	アドレスブレイク	8	2
ポートブルアップコントロールレジスタ 1	PUCR1	8	H'FFD0	I/O ポート	8	2
ポートブルアップコントロールレジスタ 5	PUCR5	8	H'FFD1	I/O ポート	8	2
ポートデータレジスタ 1	PDR1	8	H'FFD4	I/O ポート	8	2
ポートデータレジスタ 2	PDR2	8	H'FFD5	I/O ポート	8	2
ポートデータレジスタ 5	PDR5	8* ²	H'FFD8	I/O ポート	8	2
ポートデータレジスタ 7	PDR7	8	H'FFDA	I/O ポート	8	2
ポートデータレジスタ 8	PDR8	8	H'FFDB	I/O ポート	8	2
ポートデータレジスタ B	PDRB	8	H'FFDD	I/O ポート	8	2
ポートモードレジスタ 1	PMR1	8	H'FFE0	I/O ポート	8	2

19. レジスタ一覧

レジスタ名称	略称	ビット 数	アドレス	モジュール	データ バス幅	アクセス ステート数
ポートモードレジスタ 5	PMR5	8	H'FFE1	I/O ポート	8	2
ポートコントロールレジスタ 1	PCR1	8	H'FFE4	I/O ポート	8	2
ポートコントロールレジスタ 2	PCR2	8	H'FFE5	I/O ポート	8	2
ポートコントロールレジスタ 5	PCR5	8* ³	H'FFE8	I/O ポート	8	2
ポートコントロールレジスタ 7	PCR7	8	H'FFEA	I/O ポート	8	2
ポートコントロールレジスタ 8	PCR8	8	H'FFEB	I/O ポート	8	2
システムコントロールレジスタ 1	SYSCR1	8	H'FFF0	低消費電力	8	2
システムコントロールレジスタ 2	SYSCR2	8	H'FFF1	低消費電力	8	2
割り込みエッジセレクトレジスタ 1	IEGR1	8	H'FFF2	割り込み	8	2
割り込みエッジセレクトレジスタ 2	IEGR2	8	H'FFF3	割り込み	8	2
割り込みイネーブルレジスタ 1	IENR1	8	H'FFF4	割り込み	8	2
割り込みフラグレジスタ 1	IRR1	8	H'FFF6	割り込み	8	2
ウェイクアップ割り込みフラグレジスタ	IWPR	8	H'FFF8	割り込み	8	2
モジュールスタンバイコントロール レジスタ 1	MSTCR1	8	H'FFF9	低消費電力	8	2
タイマシリアルコントロールレジスタ	TSCR	8	H'FFFC	IIC	8	2

【注】 *1 ワードアクセスのみ可能です。

*2 WDT : ウォッチドッグタイマ

*3 H8/3664N の場合ビット数は 6 です。

• EEPROM

レジスタ名称	略称	ビット 数	アドレス	モジュール	データ バス幅	アクセス ステート数
EEPROM キーレジスタ	EKR	8	H'FF10	EEPROM	8	2

19.2 レジスタビット一覧

内蔵周辺モジュールのレジスタのビット名を以下に示します。

16ビットレジスタは、8ビットずつ2段で表しています。

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TMRW	CTS		BUFEB	BUFEA		PWMD	PWMC	PWMB	タイマW
TCRW	CCLR	CKS2	CKS1	CKS0	TOD	TOC	TOB	TOA	
TIERW	OVIE				IMIED	IMIEC	IMIEB	IMIEA	
TSRW	OVF				IMFD	IMFC	IMFB	IMFA	
TIOR0		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	
TIOR1		IOD2	IOD1	IOD0		IOC2	IOC1	IOC0	
TCNT	TCNT15	TCNT14	TCNT13	TCNT12	TCNT11	TCNT10	TCNT9	TCNT8	
	TCNT7	TCNT6	TCNT5	TCNT4	TCNT3	TCNT2	TCNT1	TCNT0	
GRA	GRA15	GRA14	GRA13	GRA12	GRA11	GRA10	GRA9	GRA8	
	GRA7	GRA6	GRA5	GRA4	GRA3	GRA2	GRA1	GRA0	
GRB	GRB15	GRB14	GRB13	GRB12	GRB11	GRB10	GRB9	GRB8	
	GRB7	GRB6	GRB5	GRB4	GRB3	GRB2	GRB1	GRB0	
GRC	GRC15	GRC14	GRC13	GRC12	GRC11	GRC10	GRC9	GRC8	
	GRC7	GRC6	GRC5	GRC4	GRC3	GRC2	GRC1	GRC0	
GRD	GRD15	GRD14	GRD13	GRD12	GRD11	GRD10	GRD9	GRD8	
	GRD7	GRD6	GRD5	GRD4	GRD3	GRD2	GRD1	GRD0	
FLMCR1		SWE	ESU	PSU	EV	PV	E	P	ROM
FLMCR2	FLER								
FLPWCR	PDWND								
EBR1				EB4	EB3	EB2	EB1	EB0	
FENR	FLSHE								
TCRV0	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	タイマV
TCSRv	CMFB	CFMA	OVF		OS3	OS2	OS1	OS0	
TCORA	TCORA7	TCORA6	TCORA5	TCORA4	TCORA3	TCORA2	TCORA1	TCORA0	
TCORB	TCORB7	TCORB6	TCORB5	TCORB4	TCORB3	TCORB2	TCORB1	TCORB0	
TCNTV	TCNTV7	TCNTV6	TCNTV5	TCNTV4	TCNTV3	TCNTV2	TCNTV1	TCNTV0	
TCRV1				TVEG1	TVEG0	TRGE		ICKS0	
TMA	TMA7	TMA6	TMA5		TMA3	TMA2	TMA1	TMA0	タイマA
TCA	TCA7	TCA6	TCA5	TCA4	TCA3	TCA2	TCA1	TCA0	

19. レジスタ一覧

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
SMR	COM	CHR	PE	PM	STOP	MP	CKS1	CKS0	SCI3
BRR	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0	
SCR3	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
TDR	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0	
SSR	TDRE	RDRF	OER	FER	PER	TEND	MPBR	MPBT	
RDR	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0	
ADDRA	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D 変換器
	AD1	AD0							
ADDRB	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0							
ADDRC	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0							
ADDRD	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0							
ADCSR	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	
ADCR	TRGE								
TCSRWD	B6WI	TCWE	B4WI	TCSRWE	B2WI	WDON	B0WI	WRST	WDT*1
TCWD	TCWD7	TCWD6	TCWD5	TCWD4	TCWD3	TCWD2	TCWD1	TCWD0	
TMWD					CKS3	CKS2	CKS1	CKS0	
ICCR	ICE	IEIC	MST	TRS	ACE	BBSY	IRIC	SCP	IIC
ICSR	ESTP	STOP	IRTR	AASX	AL	AAS	ADZ	ACKB	
ICDR	ICDR7	ICDR6	ICDR5	ICDR4	ICDR3	ICDR2	ICDR1	ICDR0	
SARX	SVAX6	SVAX5	SVAX4	SVAX3	SVAX2	SVAX1	SVAX0	FSX	
ICMR	MLS	WAIT	CKS2	CKS1	CKS0	BC2	BC1	BC0	
SAR	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS	
ABRKCR	RTINTE	CSEL1	CSEL0	ACMP2	ACMP1	ACMP0	DCMP1	DCMP0	アドレス ブレーク
ABRKSR	ABIF	ABIE							
BARH	BARH7	BARH6	BARH5	BARH4	BARH3	BARH2	BARH1	BARH0	
BARL	BARL7	BARL6	BARL5	BARL4	BARL3	BARL2	BARL1	BARL0	
BDRH	BDRH7	BDRH6	BDRH5	BDRH4	BDRH3	BDRH2	BDRH1	BDRH0	
BDRL	BDRL7	BDRL6	BDRL5	BDRL4	BDRL3	BDRL2	BDRL1	BDRL0	

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PUCR1	PUCR17	PUCR16	PUCR15	PUCR14		PUCR12	PUCR11	PUCR10	I/Oポート
PUCR5			PUCR55	PUCR54	PUCR53	PUCR52	PUCR51	PUCR50	
PDR1	P17	P16	P15	P14		P12	P11	P10	
PDR2						P22	P21	P20	
PDR5	P57* ²	P56* ²	P55	P54	P53	P52	P51	P50	
PDR7		P76	P75	P74					
PDR8	P87	P86	P85	P84	P83	P82	P81	P80	
PDRB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	
PMR1	IRQ3	IRQ2	IRQ1	IRQ0			TXD	TMOW	
PMR5			WKP5	WKP4	WKP3	WKP2	WKP1	WKP0	
PCR1	PCR17	PCR16	PCR15	PCR14		PCR12	PCR11	PCR10	
PCR2						PCR22	PCR21	PCR20	
PCR5	PCR57* ²	PCR56* ²	PCR55	PCR54	PCR53	PCR52	PCR51	PCR50	
PCR7		PCR76	PCR75	PCR74					
PCR8	PCR87	PCR86	PCR85	PCR84	PCR83	PCR82	PCR81	PCR80	
SYSCR1	SSBY	STS2	STS1	STS0	NESEL				低消費電力
SYSCR2	SMSSEL	LSON	DTON	MA2	MA1	MA0	SA1	SA0	低消費電力
IEGR1	NMIEG				IEG3	IEG2	IEG1	IEG0	割り込み
IEGR2			WPEG5	WPEG4	WPEG3	WPEG2	WPEG1	WPEG0	割り込み
IENR1	IENDT	IENTA	IENWP		IEN3	IEN2	IEN1	IEN0	割り込み
IRR1	IRRDT	IRRTA			IRRI3	IRRI2	IRRI1	IRRI0	割り込み
IWPR			IWPF5	IWPF4	IWPF3	IWPF2	IWPF1	IWPF0	割り込み
MSTCR1		MSTIIC	MSTS3	MSTAD	MSTWD	MSTTW	MSTTV	MSTTA	低消費電力
TSCR							IICRST	IICX	IIC

【注】 *1 WDT : ウォッチドッグタイマ

*2 H8/3664N にはありません。

• EEPROM

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
EKR	EKR7	EKR6	EKR5	EKR4	EKR3	EKR2	EKR1	EKR0	EEPROM

19.3 各動作モードにおけるレジスタの状態

レジスタ 略称	リセット	アクティブ	スリープ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
TMRW	初期化						タイマW
TCRW	初期化						
TIERW	初期化						
TSRW	初期化						
TIOR0	初期化						
TIOR1	初期化						
TCNT	初期化						
GRA	初期化						
GRB	初期化						
GRC	初期化						
GRD	初期化						
FLMCR1	初期化					初期化	ROM
FLMCR2	初期化					初期化	
FLPWCR	初期化					初期化	
EBR1	初期化					初期化	
FENR	初期化					初期化	
TCRV0	初期化			初期化	初期化	初期化	タイマV
TCSRv	初期化			初期化	初期化	初期化	
TCORA	初期化			初期化	初期化	初期化	
TCORB	初期化			初期化	初期化	初期化	
TCNTV	初期化			初期化	初期化	初期化	
TCRV1	初期化			初期化	初期化	初期化	
TMA	初期化						タイマA
TCA	初期化						

【注】 は初期化されません。

レジスタ 略称	リセット	アクティブ	スリープ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
SMR	初期化			初期化	初期化	初期化	SCI3
BRR	初期化			初期化	初期化	初期化	
SCR3	初期化			初期化	初期化	初期化	
TDR	初期化			初期化	初期化	初期化	
SSR	初期化			初期化	初期化	初期化	
RDR	初期化			初期化	初期化	初期化	
ADDRA	初期化			初期化	初期化	初期化	A/D 変換器
ADDRB	初期化			初期化	初期化	初期化	
ADDRC	初期化			初期化	初期化	初期化	
ADDRD	初期化			初期化	初期化	初期化	
ADCSR	初期化			初期化	初期化	初期化	
ADCR	初期化			初期化	初期化	初期化	
TCSRWD	初期化						WDT*
TCWD	初期化						
TMWD	初期化						
ICCR	初期化						IIC
ICSR	初期化						
ICDR	初期化						
SARX	初期化						
ICMR	初期化						
SAR	初期化						
ABRKCR	初期化						アドレスブレイク
ABRKSR	初期化						
BARH	初期化						
BARL	初期化						
BDRH	初期化						
BDRL	初期化						

【注】* WDT : ウォッチドッグタイマ

19. レジスタ一覧

レジスタ 略称	リセット	アクティブ	スリープ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
PUCR1	初期化						I/Oポート
PUCR5	初期化						
PDR1	初期化						
PDR2	初期化						
PDR5	初期化						
PDR7	初期化						
PDR8	初期化						
PDRB	初期化						
PMR1	初期化						
PMR5	初期化						
PCR1	初期化						
PCR2	初期化						
PCR5	初期化						
PCR7	初期化						
PCR8	初期化						
SYSCR1	初期化						低消費電力
SYSCR2	初期化						低消費電力
IEGR1	初期化						割り込み
IEGR2	初期化						割り込み
IENR1	初期化						割り込み
IRR1	初期化						割り込み
IWPR	初期化						割り込み
MSTCR1	初期化						低消費電力
TSCR	初期化						IIC

• EEPROM

レジスタ 略称	リセット	アクティブ	スリープ	サブ アクティブ	サブ スリープ	スタンバイ	モジュール
EKR	初期化						EEPROM

20. 電気的特性

20.1 絶対最大定格

表 20.1 絶対最大定格


項目	記号	規格値	単位	備考	
電源電圧	Vcc	- 0.3 ~ + 7.0	V	*	
アナログ電源電圧	AVcc	- 0.3 ~ + 7.0	V		
入力電圧	ポート B、X1 以外	VIN	- 0.3 ~ Vcc + 0.3		V
	ポート B		- 0.3 ~ AVcc + 0.3		V
	X1		- 0.3 ~ 4.3		V
動作温度	Topr	- 20 ~ + 75			
保存温度	Tstg	- 55 ~ + 125			

【注】* 絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。また、通常動作では、「電気的特性」の条件で使用することが望ましく、この条件を超えると LSI の誤動作の原因になるとともに、LSI の信頼性に悪影響をおよぼすことがあります。


20.2 電気的特性 (F-ZTAT™版、EEPROM搭載F-ZTAT™版)

20.2.1 電源電圧と動作範囲


(1) 電源電圧と発振周波数の範囲



(2) 電源電圧と動作周波数の範囲



(3) アナログ電源電圧と A/D 変換器の精度保証範囲



20. 電気的特性

20.2.2 DC 特性

表 20.2 DC 特性 (1)

(特記なき場合、 $V_{cc} = 3.0 \sim 5.5V$ 、 $V_{ss} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
入力 High レベル電圧	V_{IH}	\overline{RES} 、 \overline{NMI} $\overline{WKP0} \sim \overline{WKP5}$ $\overline{IRQ0} \sim \overline{IRQ3}$ \overline{ADTRG} TMRIV、TMCIV FTCI、FTIOA FTIOB、FTIOC FTIOD SCK3 TRGV	$V_{cc} = 4.0 \sim 5.5V$	$V_{cc} \times 0.8$		$V_{cc} + 0.3$	V	
		FTCI、FTIOA FTIOB、FTIOC FTIOD SCK3 TRGV		$V_{cc} \times 0.9$		$V_{cc} + 0.3$	V	
		RXD、SCL、SDA P10 ~ P12 P14 ~ P17 P20 ~ P22 P50 ~ P57* P74 ~ P76 P80 ~ P87	$V_{cc} = 4.0 \sim 5.5V$	$V_{cc} \times 0.7$		$V_{cc} + 0.3$	V	
		P50 ~ P57* P74 ~ P76 P80 ~ P87		$V_{cc} \times 0.8$		$V_{cc} + 0.3$	V	
		PB0 ~ PB7	$V_{cc} = 4.0 \sim 5.5V$	$V_{cc} \times 0.7$		$AV_{cc} + 0.3$	V	
				$V_{cc} \times 0.8$		$AV_{cc} + 0.3$	V	
		OSC1	$V_{cc} = 4.0 \sim 5.5V$	$V_{cc} - 0.5$		$V_{cc} + 0.3$	V	
				$V_{cc} - 0.3$		$V_{cc} + 0.3$	V	

【注】 * H8/3664N は P50 ~ P55 です。

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
入力 Low レベル電圧	V _{IL}	RES、NMI WKP0 ~ WKP5 IRQ0 ~ IRQ3 ADTRG TMRIV、TMCIV	Vcc=4.0 ~ 5.5V	- 0.3		Vcc × 0.2	V	
		FTCI、FTIOA FTIOB、FTIOC FTIOD SCK3 TRGV		- 0.3		Vcc × 0.1	V	
		RXD、SCL、SDA P10 ~ P12 P14 ~ P17 P20 ~ P22	Vcc=4.0 ~ 5.5V	- 0.3		Vcc × 0.3	V	
		P50 ~ P57* P74 ~ P76 P80 ~ P87 PB0 ~ PB7		- 0.3		Vcc × 0.2	V	
		OSC1	Vcc=4.0 ~ 5.5V	- 0.3		0.5	V	
				- 0.3		0.3	V	

【注】 * H8/3664N は P50 ~ P55 です。

20. 電気的特性

(特記なき場合、 $V_{CC} = 3.0 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
出力 High レベル電圧	V _{OH}	P10 ~ P12 P14 ~ P17 P20 ~ P22	$V_{CC} = 4.0 \sim 5.5V$ - $I_{OH} = 1.5mA$	$V_{CC} - 1.0$			V	
		P50 ~ P55 P74 ~ P76 P80 ~ P87	- $I_{OH} = 0.1mA$	$V_{CC} - 0.5$			V	
		P56、P57*	$V_{CC} = 4.0 \sim 5.5V$ - $I_{OH} = 0.1mA$	$V_{CC} - 2.5$			V	
			$V_{CC} = 3.0 \sim 4.0V$ - $I_{OH} = 0.1mA$	$V_{CC} - 2.0$			V	
出力 Low レベル電圧	V _{OL}	P10 ~ P12 P14 ~ P17 P20 ~ P22	$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 1.6mA$			0.6	V	
		P50 ~ P57* P74 ~ P76	$I_{OL} = 0.4mA$			0.4	V	
		P80 ~ P87	$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 20.0mA$			1.5	V	
			$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 10.0mA$			1.0	V	
			$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 1.6mA$			0.4	V	
			$I_{OL} = 0.4mA$			0.4	V	
		SCL、SDA	$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 6.0mA$			0.6	V	
			$I_{OL} = 3.0mA$			0.4	V	

【注】* H8/3664N は P50 ~ P55 です。

(特記なき場合、 $V_{CC} = 3.0 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
入出力 リーク電流	I _{IL}	OSC1 RES、 \overline{NMI} $\overline{WKP0} \sim \overline{WKP5}$ $\overline{IRQ0} \sim \overline{IRQ3}$ \overline{ADTRG} 、TRGV TMRIV、TMCIV FTCI、FTIOA FTIOB、FTIOC FTIOD RXD、SCK3 SCL、SDA	$V_{IN} = 0.5V \sim$ ($V_{CC} - 0.5V$)			1.0	μA	
		P10 ~ P12 P14 ~ P17 P20 ~ P22 P50 ~ P57* P74 ~ P76 P80 ~ P87	$V_{IN} = 0.5V \sim$ ($V_{CC} - 0.5V$)			1.0	μA	
		PB0 ~ PB7	$V_{IN} = 0.5V \sim$ ($AV_{CC} - 0.5V$)			1.0	μA	
ブルアップ MOS 電流	- I _p	P10 ~ P12 P14 ~ P17	$V_{CC} = 5.0V$ 、 $V_{IN} = 0.0V$	50.0		300.0	μA	
		P50 ~ P55	$V_{CC} = 3.0V$ 、 $V_{IN} = 0.0V$		60.0		μA	参考値
入力容量	C _{IN}	電源端子を除く 全入力端子	f = 1MHz、 $V_{IN} = 0.0V$ 、 T _a = 25			15.0	pF	H8/3664N
		SDA、SCL				25.0	pF	

【注】 * H8/3664N は P50 ~ P55 です。

20. 電気的特性

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
アクティブ モード消費 電流	IOPE1	Vcc	アクティブモード 1 Vcc = 5.0V、fosc = 16MHz		15.0	22.5	mA	*
			アクティブモード 1 Vcc = 3.0V、fosc = 10MHz		8.0		mA	参考値 *
	IOPE2	Vcc	アクティブモード 2 Vcc = 5.0V、fosc = 16MHz		1.8	2.7	mA	*
			アクティブモード 2 Vcc = 3.0V、fosc = 10MHz		1.2		mA	参考値 *
スリープ モード 消費電流	ISLEEP1	Vcc	スリープモード 1 Vcc = 5.0V、fosc = 16MHz		11.5	17.0	mA	*
			スリープモード 1 Vcc = 3.0V、fosc = 10MHz		6.5		mA	参考値 *
	ISLEEP2	Vcc	スリープモード 2 Vcc = 5.0V、fosc = 16MHz		1.7	2.5	mA	*
			スリープモード 2 Vcc = 3.0V、fosc = 10MHz		1.1		mA	参考値 *
サブアク ティブモード 消費電流	ISUB	Vcc	Vcc = 3.0V 32kHz 水晶発振子使用時 (SUB = w/2)		35.0	70.0	μA	*
			Vcc = 3.0V 32kHz 水晶発振子使用時 (SUB = w/8)		25.0		μA	参考値 *
サブスリープ モード 費消費電流	ISUBSP	Vcc	Vcc = 3.0V 32kHz 水晶発振子使用時 (SUB = w/2)		25.0	50.0	μA	*
スタンバイ モード 消費電流	ISTBY	Vcc	32kHz 水晶発振子未使用 時			5.0	μA	*
RAM データ 保持電圧	VRAM	Vcc		2.0			V	

【注】 * 消費電流測定時の端子状態は以下のとおりで、ブルアップ MOS や出力バッファに流れる電流を除きます。

モード	RES 端子	内部状態	RES 以外の各端子	発振端子
アクティブモード 1	Vcc	動作	Vcc	メインクロック： セラミック発振子 または水晶発振子
アクティブモード 2		動作 (/64)		
スリープモード 1	Vcc	タイマのみ動作	Vcc	サブクロック：X1 端子 = Vss
スリープモード 2		タイマのみ動作 (/64)		
サブアクティブモード	Vcc	動作	Vcc	メインクロック： セラミック発振子 または水晶発振子 サブクロック：水晶発振子
サブスリープモード	Vcc	タイマのみ動作	Vcc	
スタンバイモード	Vcc	CPU、タイマともに停止	Vcc	メインクロック： セラミック発振子 または水晶発振子 サブクロック：X1 端子 = Vss

表 20.2 DC 特性 (2)

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ + 75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
EEPROM 消費電流	IEEW	Vcc	ライト時 Vcc=5.0V、tSCL = 2.5 μs			2.0	mA	*
	IEER	Vcc	リード時 Vcc=5.0V、tSCL = 2.5 μs			0.3	mA	
	IEESTBY	Vcc	待機時 Vcc=5.0V、tSCL = 2.5 μs			3.0	μA	

【注】 * EEPROM チップの消費電流を示します。H8/3664N の消費電流は H8/3664F の消費電流に上記の電流値を加算してください。

20. 電気的特性

表 20.2 DC 特性 (3)

(特記なき場合、 $V_{CC} = 3.0 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位
				Min	Typ	Max	
出力 Low レベル 許容電流 (1 端子あたり)	I _{OL}	ポート 8、SCL、SDA 以外の出力端子	V _{CC} =4.0 ~ 5.5V			2.0	mA
		ポート 8				20.0	mA
		ポート 8、SCL、SDA 以外の出力端子				0.5	mA
		ポート 8				10.0	mA
		SCL、SDA				6.0	mA
出力 Low レベル 許容電流 (総和)	I _{OL}	ポート 8、SCL、SDA 以外の出力端子	V _{CC} =4.0 ~ 5.5V			40.0	mA
		ポート 8、SCL、SDA				80.0	mA
		ポート 8、SCL、SDA 以外の出力端子				20.0	mA
		ポート 8、SCL、SDA				40.0	mA
出力 High レベル 許容電流 (1 端子あたり)	- I _{OH}	全出力端子	V _{CC} =4.0 ~ 5.5V			2.0	mA
						0.2	mA
出力 High レベル 許容電流 (総和)	- I _{OH}	全出力端子	V _{CC} =4.0 ~ 5.5V			30.0	mA
						8.0	mA

20.2.3 AC 特性

表 20.3 AC 特性

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ + 75)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				Min	Typ	Max		
システムクロック 発振器発振周波数	fosc	OSC1、OSC2	Vcc = 4.0 ~ 5.5V	2.0		16.0	MHz	* ¹
				2.0		10.0	MHz	
システムクロック () サイクル時間	tcyc			1		64	tosc	* ²
						12.8	μs	
サブクロック発振器 発振周波数	fw	X1、X2			32.768		kHz	
ウォッチクロック (w) サイクル時間	tw	X1、X2			30.5		μs	
サブクロック (SUB) サイクル時間	tsubcyc			2		8	tw	* ²
インストラクション サイクル時間				2			t _{cyc} t _{subcyc}	
発振安定時間 (水晶発振子)	trc	OSC1、OSC2				10.0	ms	
発振安定時間 (セラミック発振子)	trc	OSC1、OSC2				5.0	ms	
発振安定時間	trcx	X1、X2				2.0	s	
外部クロック High レベル幅	tCPH	OSC1	Vcc = 4.0 ~ 5.5V	25.0			ns	図 20.1
				40.0			ns	
外部クロック Low レベル幅	tcPL	OSC1	Vcc = 4.0 ~ 5.5V	25.0			ns	
				40.0			ns	
外部クロック 立ち上がり時間	tcPr	OSC1	Vcc = 4.0 ~ 5.5V			10.0	ns	
						15.0	ns	
外部クロック 立ち下がり時間	tcPf	OSC1	Vcc = 4.0 ~ 5.5V			10.0	ns	
						15.0	ns	
RES 端子 Low レベル幅	tREL	RES	電源投入時および 下記以外のモード	trc			ms	図 20.2
			アクティブモード、スリープモード動作時	10			tcyc	

20. 電気的特性

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				Min	Typ	Max		
入力端子 High レベル幅	t _{IH}	$\overline{\text{NMI}}$ $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ $\overline{\text{WKP0}} \sim \overline{\text{WKP5}}$ TMCIV、TMRIV $\overline{\text{TRGV}}$ 、 $\overline{\text{ADTRG}}$ FTCl、FTIOA FTIOB、FTIOC FTIOD		2			t _{cyc} t _{subcyc}	図 20.3
入力端子 Low レベル幅	t _{IL}	$\overline{\text{NMI}}$ $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ $\overline{\text{WKP0}} \sim \overline{\text{WKP5}}$ TMCIV、TMRIV $\overline{\text{TRGV}}$ 、 $\overline{\text{ADTRG}}$ FTCl、FTIOA FTIOB、FTIOC FTIOD		2			t _{cyc} t _{subcyc}	

【注】 *1 外部クロックを入力する場合はシステムクロック発振器発振周波数は Min1.0MHz となります。

*2 システムコントロールレジスタ 2 (SYSCR2) の MA2、MA1、MA0、SA1、SA0 の設定により決定します。

表 20.4 I²C バスインタフェースタイミング(特記なき場合、V_{CC} = 3.0 ~ 5.5V、V_{SS} = 0.0V、T_a = -20 ~ +75)

項目	記号	測定条件	規格値			単位	参照図
			Min	Typ	Max		
SCL 入力サイクル時間	tSCL		12t _{cyc} + 600			ns	図 20.4
SCL 入力 High パルス幅	tSCLH		3t _{cyc} + 300			ns	
SCL 入力 Low パルス幅	tSCLL		5t _{cyc} + 300			ns	
SCL、SDA 入力立ち下がり時間	tsf				300	ns	
SCL、SDA 入カスパイクパルス除去時間	tSP				1t _{cyc}	ns	
SDA 入力バスフリー時間	tBUF		5t _{cyc}			ns	
開始条件入力ホールド時間	tSTAH		3t _{cyc}			ns	
再送開始条件入力セットアップ時間	tSTAS		3t _{cyc}			ns	
停止条件入力セットアップ時間	tSTOS		3t _{cyc}			ns	
データ入力セットアップ時間	tSDAS		1t _{cyc} + 20			ns	
データ入力ホールド時間	tSDAH		0			ns	
SCL、SDA の容量性負荷	C _b		0		400	pF	
SCL、SDA 出力立ち下がり時間	tsf	V _{CC} = 4.0 ~ 5.5V			250	ns	
					300		

20. 電気的特性

表 20.5 シリアルインタフェース (SCI3) タイミング

(特記なき場合、 $V_{CC} = 3.0 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目		記号	適用端子	測定条件	規格値			単位	参照図
					Min	Typ	Max		
入力クロック サイクル	調歩同期	tscyc	SCK3		4			t _{cyc}	図 20.5
	クロック同期				6			t _{cyc}	
入力クロックパルス幅		t _{SCKW}	SCK3		0.4		0.6	t _{scyc}	
送信データ遅延時間 (クロック同期)		t _{TXD}	TXD	$V_{CC} = 4.0 \sim 5.5V$			1	t _{cyc}	図 20.6
							1	t _{cyc}	
受信データセットアップ時間 (クロック同期)		t _{RXS}	RXD	$V_{CC} = 4.0 \sim 5.5V$	62.5			ns	
					100.0			ns	
受信データホールド時間 (クロック同期)		t _{RXH}	RXD	$V_{CC} = 4.0 \sim 5.5V$	62.5			ns	
					100.0			ns	

20.2.4 A/D 変換特性

表 20.6 A/D 変換器特性

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
アナログ電源電圧	AVcc	AVcc		3.3	Vcc	5.5	V	*1
アナログ入力電圧	AVIN	AN0 ~ AN7		Vss - 0.3		AVcc + 0.3	V	
アナログ電源電流	AI _{OP} E	AVcc	AVcc = 5.0V f _{osc} = 16MHz			2.0	mA	
	AI _{STOP1}	AVcc			50		μA	*2 参考値
	AI _{STOP2}	AVcc				5.0	μA	*3
アナログ入力容量	CAIN	AN0 ~ AN7				30.0	pF	
許容信号源 インピーダンス	RAIN	AN0 ~ AN7				5.0	k	
分解能 (データ長)				10	10	10	ビット	
変換時間 (単一モード)			AVcc = 3.3 ~ 5.5V	134			t _{cy}	
非直線性誤差						±7.5	LSB	
オフセット誤差						±7.5	LSB	
フルスケール誤差						±7.5	LSB	
量子化誤差						±0.5	LSB	
絶対精度						±8.0	LSB	
変換時間 (単一モード)			AVcc = 4.0 ~ 5.5V	70			t _{cy}	
非直線性誤差						±7.5	LSB	
オフセット誤差						±7.5	LSB	
フルスケール誤差						±7.5	LSB	
量子化誤差						±0.5	LSB	
絶対精度						±8.0	LSB	
変換時間 (単一モード)			AVcc = 4.0 ~ 5.5V	134			t _{cy}	
非直線性誤差						±3.5	LSB	
オフセット誤差						±3.5	LSB	
フルスケール誤差						±3.5	LSB	
量子化誤差						±0.5	LSB	
絶対精度						±4.0	LSB	

【注】 *1 A/D 変換器を使用しない場合は AVcc = Vcc としてください。

*2 AI_{STOP1} はアクティブモード、スリープモードでの A/D 変換待機時の電流値です。*3 AI_{STOP2} はリセット、スタンバイモード、サブアクティブモードおよびサブスリープモードでの A/D 変換待機時の電流値です。

20. 電気的特性

20.2.5 ウォッチドッグタイマ特性

表 20.7 ウォッチドッグタイマ特性

(特記なき場合、 $V_{CC} = 3.0 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
内部発振器オーバーフロー時間	tOVF			0.2	0.4		s	*

【注】* 内部発振器を選択した状態で、0~255までカウントアップし、内部リセットが発生するまでの時間を示します。

20.2.6 フラッシュメモリ特性

表 20.8 フラッシュメモリ特性

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	測定条件	規格値			単位	
			Min	Typ	Max		
書き込み時間 (128 バイト当たり) *1 *2 *4	tp			7		ms	
消去時間 (1 ブロック当たり) *1 *3 *6	te			100		ms	
書き換え回数	NWEC				1000	回	
書き込み時	SWE ビットセット後の待機時間*1	x		1		μs	
	PSU ビットセット後の待機時間*1	y		50		μs	
	P ビットセット後の待機時間*1 *4	z1	1 n 6	28	30	32	μs
			7 n 1000	198	200	202	μs
			追加書き込み	8	10	12	μs
	P ビットクリア後の待機時間*1			5		μs	
	PSU ビットクリア後の待機時間*1			5		μs	
	PV ビットセット後の待機時間*1			4		μs	
	ダミーライト後の待機期間*1			2		μs	
	PV ビットクリア後の待機時間*1			2		μs	
	SWE ビットクリア後の待機時間*1			100		μs	
	最大書き込み回数*1 *4 *5	N				1000	回
消去時	SWE ビットセット後の待機時間*1	x		1		μs	
	ESU ビットセット後の待機時間*1	y		100		μs	
	E ビットセット後の待機時間*1 *6	z		10	100	ms	
	E ビットクリア後の待機時間*1			10		μs	
	ESU ビットクリア後の待機時間*1			10		μs	
	EV ビットセット後の待機時間*1			20		μs	
	ダミーライト後の待機期間*1			2		μs	
	EV ビットクリア後の待機時間*1			4		μs	
	SWE ビットクリア後の待機時間*1			100		μs	
	最大消去回数*1 *6 *7	N				120	回

【注】 *1 各時間の設定は、プログラム / イレースのアルゴリズムに従い行ってください。

*2 128 バイトあたりの書き込み時間で、フラッシュメモリコントロールレジスタ 1 (FLMCR1) の P ビットをセットしているトータル期間を示します。プログラムベリファイ時間は含まれません。

*3 1 ブロックを消去する時間で、フラッシュメモリコントロールレジスタ 1 (FLMCR1) の E ビットをセットしているトータル期間を示します。イレースベリファイ時間は含まれません。

*4 書き込み時間の最大値 (tp(MAX)) = P ビットセット後の待機時間(z) × 最大書き込み回数(N)

20. 電気的特性

- *5 最大書き込み回数(N)は、実際の z1、z2、z3 の設定値に合わせ、書き込み時間の最大値 tp(MAX)以下となるように設定してください。また、P ビットセット後の待機時間 (z1、z2) は、下記のように書き込み回数(n)の値によって切り替えてください。

書き込み回数 n

$$1 \leq n \leq 6 \quad z1 = 30 \mu s$$

$$7 \leq n \leq 1000 \quad z2 = 200 \mu s$$

- *6 消去時間の最大値 (te(MAX)) = E ビットセット後の待機時間(z) x 最大消去回数(N)
- *7 最大消去回数(N)は、実際の(z)の設定値に合わせ、消去時間の最大値 (te(MAX)) 以下となるように設定してください。

20.2.7 EEPROM 特性【暫定仕様】

表 20.9 EEPROM 特性

(特記なき場合、Vcc = 3.0 ~ 5.5V、Vss = 0.0V、Ta = -20 ~ +75)


項目	記号	測定条件	規格値			単位	参照図
			Min	Typ	Max		
SCL 入力サイクル時間	tSCL		2500	-		ns	図 20.7
SCL 入力 High パルス幅	tSCLH		600	-	-	μs	
SCL 入力 Low パルス幅	tSCLL		1200	-	-	ns	
SCL、SDA 入カスパイクパルス除去時間	tSP		-	-	50	ns	
SDA 入力バスフリー時間	tBUF		1200	-	-	ns	
開始条件入力ホールド時間	tSTAH		600	-	-	ns	
再送開始条件入力 セットアップ時間	tSTAS		600	-	-	ns	
停止条件入力 セットアップ時間	tSTOS		600	-	-	ns	
データ入力 セットアップ時間	tSDAS		160	-	-	ns	
データ入力ホールド時間	tSDAH		0	-	-	ns	
SCL、SDA 入力立ち下り時間	tSf		-	-	300	ns	
SDA 入力立ち上がり時間	tSr		-	-	300	ns	
データ出力ホールド時間	tDH		50	-	-	ns	
SCL、SDA の容量性負荷	Cb		0	-	400	pF	
アクセス時間	tAA		100	-	900	ns	
ライト時サイクル時間*	tWC		-	-	10	ms	
リセット解除時間	tRES		-	-	13	ms	

【注】* 1 ライト時サイクル時間は停止条件から書き込み (内部制御) 終了までの時間です。


20.3 電気的特性 (マスク ROM 版)

20.3.1 電源電圧と動作範囲

(1) 電源電圧と発振周波数の範囲




(2) 電源電圧と動作周波数の範囲



20. 電気的特性

(3) アナログ電源電圧と A/D 変換器の精度保証範囲



20.3.2 DC 特性

表 20.10 DC 特性 (1)

(特記なき場合、 $V_{CC} = 2.7 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
入力 High レベル電圧	V_{IH}	\overline{RES} 、 \overline{NMI} $\overline{WKP0} \sim \overline{WKP5}$ $\overline{IRQ0} \sim \overline{IRQ3}$ \overline{ADTRG} TMRIV、TMCIV FTCI、FTIOA FTIOB、FTIOC FTIOD SCK3 TRGV	$V_{CC} = 4.0 \sim 5.5V$	$V_{CC} \times 0.8$		$V_{CC} + 0.3$	V	
		FTCI、FTIOA FTIOB、FTIOC FTIOD SCK3 TRGV		$V_{CC} \times 0.9$		$V_{CC} + 0.3$	V	
		RXD、SCL、SDA P10 ~ P12 P14 ~ P17 P20 ~ P22 P50 ~ P57 P74 ~ P76 P80 ~ P87	$V_{CC} = 4.0 \sim 5.5V$	$V_{CC} \times 0.7$		$V_{CC} + 0.3$	V	
		P50 ~ P57 P74 ~ P76 P80 ~ P87		$V_{CC} \times 0.8$		$V_{CC} + 0.3$	V	
		PB0 ~ PB7	$V_{CC} = 4.0 \sim 5.5V$	$V_{CC} \times 0.7$		$AV_{CC} + 0.3$	V	
				$V_{CC} \times 0.8$		$AV_{CC} + 0.3$	V	
		OSC1	$V_{CC} = 4.0 \sim 5.5V$	$V_{CC} - 0.5$		$V_{CC} + 0.3$	V	
				$V_{CC} - 0.3$		$V_{CC} + 0.3$	V	

20. 電気的特性

(特記なき場合、Vcc = 2.7 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
入力 Low レベル電圧	V _{IL}	$\overline{\text{RES}}$ 、 $\overline{\text{NMI}}$ $\overline{\text{WKP0}} \sim \overline{\text{WKP5}}$ $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ $\overline{\text{ADTRG}}$ TMRIV、TMCIV	Vcc=4.0 ~ 5.5V	- 0.3		Vcc × 0.2	V	
		FTCL、FTIOA FTIOB、FTIOC FTIOD SCK3 TRGV		- 0.3		Vcc × 0.1	V	
		RXD、SCL、SDA P10 ~ P12 P14 ~ P17 P20 ~ P22	Vcc=4.0 ~ 5.5V	- 0.3		Vcc × 0.3	V	
		P50 ~ P57 P74 ~ P76 P80 ~ P87 PB0 ~ PB7		- 0.3		Vcc × 0.2	V	
		OSC1	Vcc=4.0 ~ 5.5V	- 0.3		0.5	V	
				- 0.3		0.3	V	

20. 電気的特性

(特記なき場合、 $V_{CC} = 2.7 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
出力 High レベル電圧	V _{OH}	P10 ~ P12 P14 ~ P17 P20 ~ P22	$V_{CC} = 4.0 \sim 5.5V$ - $I_{OH} = 1.5mA$	$V_{CC} - 1.0$			V	
		P50 ~ P55 P74 ~ P76 P80 ~ P87	- $I_{OH} = 0.1mA$	$V_{CC} - 0.5$			V	
		P56、P57	$V_{CC} = 4.0 \sim 5.5V$ - $I_{OH} = 0.1mA$	$V_{CC} - 2.5$			V	
			$V_{CC} = 2.7 \sim 4.0V$ - $I_{OH} = 0.1mA$	$V_{CC} - 2.0$			V	
出力 Low レベル電圧	V _{OL}	P10 ~ P12 P14 ~ P17 P20 ~ P22	$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 1.6mA$			0.6	V	
		P50 ~ P57 P74 ~ P76	$I_{OL} = 0.4mA$			0.4	V	
		P80 ~ P87	$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 20.0mA$			1.5	V	
			$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 10.0mA$			1.0	V	
			$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 1.6mA$			0.4	V	
			$I_{OL} = 0.4mA$			0.4	V	
		SCL、SDA	$V_{CC} = 4.0 \sim 5.5V$ $I_{OL} = 6.0mA$			0.6	V	
			$I_{OL} = 3.0mA$			0.4	V	

20. 電気的特性

(特記なき場合、 $V_{CC} = 2.7 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
入出力 リーク電流	I _{IL}	OSC1 RES、 \overline{NMI} $\overline{WKP0} \sim \overline{WKP5}$ $\overline{IRQ0} \sim \overline{IRQ3}$ ADTRG、TRGV TMRIV、TMCIV FTCI、FTIOA FTIOB、FTIOC FTIOD RXD、SCK3 SCL、SDA	$V_{IN} = 0.5V \sim$ ($V_{CC} - 0.5V$)			1.0	μA	
		P10 ~ P12 P14 ~ P17 P20 ~ P22 P50 ~ P57 P74 ~ P76 P80 ~ P87	$V_{IN} = 0.5V \sim$ ($V_{CC} - 0.5V$)			1.0	μA	
		PB0 ~ PB7	$V_{IN} = 0.5V \sim$ ($AV_{CC} - 0.5V$)			1.0	μA	
ブルアップ MOS 電流	- I _p	P10 ~ P12 P14 ~ P17	$V_{CC} = 5.0V$ 、 $V_{IN} = 0.0V$	50.0		300.0	μA	
		P50 ~ P55	$V_{CC} = 3.0V$ 、 $V_{IN} = 0.0V$		60.0		μA	参考値
入力容量	C _{IN}	電源端子を除く 全入力端子	f = 1MHz、 $V_{IN} = 0.0V$ 、 $T_a = 25$			15.0	pF	

20. 電気的特性

(特記なき場合、Vcc = 2.7 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ +75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
アクティブ モード消費 電流	IOPE1	Vcc	アクティブモード 1 Vcc = 5.0V、fosc = 16MHz		15.0	22.5	mA	*
			アクティブモード 1 Vcc = 3.0V、fosc = 10MHz		8.0		mA	参考値 *
	IOPE2	Vcc	アクティブモード 2 Vcc = 5.0V、fosc = 16MHz		1.8	2.7	mA	*
			アクティブモード 2 Vcc = 3.0V、fosc = 10MHz		1.2		mA	参考値 *
スリープ モード 消費電流	ISLEEP1	Vcc	スリープモード 1 Vcc = 5.0V、fosc = 16MHz		7.1	13.0	mA	*
			スリープモード 1 Vcc = 3.0V、fosc = 10MHz		4.0		mA	参考値 *
	ISLEEP2	Vcc	スリープモード 2 Vcc = 5.0V、fosc = 16MHz		1.1	2.0	mA	*
			スリープモード 2 Vcc = 3.0V、fosc = 10MHz		0.5		mA	参考値 *
サブアク ティブモード 消費電流	ISUB	Vcc	Vcc = 3.0V 32kHz 水晶発振子使用時 (SUB = w/2)		35.0	70.0	μA	*
			Vcc = 3.0V 32kHz 水晶発振子使用時 (SUB = w/8)		25.0		μA	参考値 *
サブスリープ モード 消費電流	ISUBSP	Vcc	Vcc = 3.0V 32kHz 水晶発振子使用時 (SUB = w/2)		25.0	50.0	μA	*
スタンバイ モード 消費電流	ISTBY	Vcc	32kHz 水晶発振子未使用 時			5.0	μA	*
RAM データ 保持電圧	VRAM	Vcc		2.0			V	

20. 電気的特性

【注】 * 消費電流測定時の端子状態は以下のとおりで、プルアップ MOS や出力バッファに流れる電流を除きます。

モード	RES 端子	内部状態	各端子	発振端子
アクティブモード 1	Vcc	動作	Vcc	メインクロック： セラミック発振子 または水晶発振子 サブクロック：X1 端子 = Vss
アクティブモード 2		動作 (/64)		
スリープモード 1	Vcc	タイマのみ動作	Vcc	
スリープモード 2		タイマのみ動作 (/64)		
サブアクティブモード	Vcc	動作	Vcc	メインクロック： セラミック発振子 または水晶発振子 サブクロック：水晶発振子
サブスリープモード	Vcc	タイマのみ動作	Vcc	
スタンバイモード	Vcc	CPU、タイマともに停止	Vcc	メインクロック： セラミック発振子 または水晶発振子 サブクロック：X1 端子 = Vss

表 20.10 DC 特性 (2)

(特記なき場合、 $V_{CC}=2.7\sim 5.5V$ 、 $V_{SS}=0.0V$ 、 $T_a=-20\sim +75$)

項目	記号	適用端子	測定条件	規格値			単位
				Min	Typ	Max	
出力 Low レベル 許容電流 (1 端子あたり)	I _{OL}	ポート 8、SCL、SDA 以外の出力端子	V _{CC} =4.0 ~ 5.5V			2.0	mA
		ポート 8				20.0	mA
		ポート 8、SCL、SDA 以外の出力端子				0.5	mA
		ポート 8				10.0	mA
		SCL、SDA				6.0	mA
出力 Low レベル 許容電流 (総和)	I _{OL}	ポート 8、SCL、SDA 以外の出力端子	V _{CC} =4.0 ~ 5.5V			40.0	mA
		ポート 8、SCL、SDA				80.0	mA
		ポート 8、SCL、SDA 以外の出力端子				20.0	mA
		ポート 8、SCL、SDA				40.0	mA
出力 High レベル 許容電流 (1 端子あたり)	- I _{OH}	全出力端子	V _{CC} =4.0 ~ 5.5V			2.0	mA
						0.2	mA
出力 High レベル 許容電流 (総和)	- I _{OH}	全出力端子	V _{CC} =4.0 ~ 5.5V			30.0	mA
						8.0	mA

20. 電気的特性

20.3.3 AC 特性

表 20.11 AC 特性

(特記なき場合、Vcc = 2.7 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ + 75)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				Min	Typ	Max		
システムクロック 発振器発振周波数	fosc	OSC1、OSC2	Vcc = 4.0 ~ 5.5V	2.0		16.0	MHz	※ ¹
				2.0		10.0		
システムクロック () サイクル時間	tcyc			1		64	tosc	※ ²
						12.8	μs	
サブクロック発振器 発振周波数	fw	X1、X2			32.768		kHz	
ウォッチクロック (w) サイクル時間	tw	X1、X2			30.5		μs	
サブクロック (SUB) サイクル時間	tsubcyc			2		8	tw	※ ²
インストラクション サイクル時間				2			t _{cyc} t _{subcyc}	
発振安定時間 (水晶発振子)	trc	OSC1、OSC2				10.0	ms	
発振安定時間 (セラミック発振子)	trc	OSC1、OSC2				5.0	ms	
発振安定時間	trcx	X1、X2				2.0	s	
外部クロック High レベル幅	tCPH	OSC1	Vcc = 4.0 ~ 5.5V	25.0			ns	図 20.1
				40.0			ns	
外部クロック Low レベル幅	tcPL	OSC1	Vcc = 4.0 ~ 5.5V	25.0			ns	
				40.0			ns	
外部クロック 立ち上がり時間	tcPr	OSC1	Vcc = 4.0 ~ 5.5V			10.0	ns	
						15.0	ns	
外部クロック 立ち下がり時間	tcPf	OSC1	Vcc = 4.0 ~ 5.5V			10.0	ns	
						15.0	ns	
RES 端子 Low レベル幅	tREL	RES	電源投入時および 下記以外のモード	trc			ms	図 20.2
			アクティブモード、スリープモード動作時	10			tcyc	

(特記なき場合、Vcc = 2.7 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ + 75)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				Min	Typ	Max		
入力端子 High レベル幅	t _{IH}	$\overline{\text{NMI}}$ $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ $\overline{\text{WKP0}} \sim \overline{\text{WKP5}}$ TMCIV、TMRIV TRGV、 $\overline{\text{ADTRG}}$ FTCI、FTIOA FTIOB、FTIOC FTIOD		2			t _{cyc} t _{subcyc}	図 20.3
入力端子 Low レベル幅	t _{IL}	$\overline{\text{NMI}}$ $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ $\overline{\text{WKP0}} \sim \overline{\text{WKP5}}$ TMCIV、TMRIV TRGV、 $\overline{\text{ADTRG}}$ FTCI、FTIOA FTIOB、FTIOC FTIOD		2			t _{cyc} t _{subcyc}	

【注】 *1 外部クロックを入力する場合はシステムクロック発振器発振周波数は Min1.0MHz となります。

*2 システムコントロールレジスタ 2 (SYSCR2) の MA2、MA1、MA0、SA1、SA0 の設定により決定します。

20. 電気的特性

表 20.12 I²C バスインタフェースタイミング

(特記なき場合、V_{CC} = 2.7 ~ 5.5V、V_{SS} = 0.0V、T_a = - 20 ~ + 75)

項目	記号	測定条件	規格値			単位	参照図
			Min	Typ	Max		
SCL 入力サイクル時間	tSCL		12t _{cyc} + 600			ns	図 20.4
SCL 入力 High パルス幅	tSCLH		3t _{cyc} + 300			ns	
SCL 入力 Low パルス幅	tSCLL		5t _{cyc} + 300			ns	
SCL、SDA 入力立ち下がり時間	tsf				300	ns	
SCL、SDA 入カスパイクパルス除去時間	tSP				1t _{cyc}	ns	
SDA 入力バスフリー時間	tBUF		5t _{cyc}			ns	
開始条件入力ホールド時間	tSTAH		3t _{cyc}			ns	
再送開始条件入力セットアップ時間	tSTAS		3t _{cyc}			ns	
停止条件入力セットアップ時間	tSTOS		3t _{cyc}			ns	
データ入力セットアップ時間	tSDAS		1t _{cyc} + 20			ns	
データ入力ホールド時間	tSDAH		0			ns	
SCL、SDA の容量性負荷	C _b		0		400	pF	
SCL、SDA 出力立ち下がり時間	tsf	V _{CC} = 4.0 ~ 5.5V			250	ns	
					300	ns	

表 20.13 シリアルインタフェース (SCI3) タイミング

(特記なき場合、 $V_{CC} = 2.7 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	参照図	
				Min	Typ	Max			
入力クロック サイクル	調歩同期	tscyc	SCK3		4			t _{cyc}	図 20.5
	クロック同期				6			t _{cyc}	
入力クロックパルス幅		t _{SCKW}	SCK3		0.4		0.6	t _{scyc}	
送信データ遅延時間 (クロック同期)		t _{TXD}	TXD	V _{CC} = 4.0 ~ 5.5V			1	t _{cyc}	図 20.6
							1	t _{cyc}	
受信データセットアップ時間 (クロック同期)		t _{RXS}	RXD	V _{CC} = 4.0 ~ 5.5V	62.5			ns	
					100.0			ns	
受信データホールド時間 (クロック同期)		t _{RXH}	RXD	V _{CC} = 4.0 ~ 5.5V	62.5			ns	
					100.0			ns	

20. 電気的特性

20.3.4 A/D 変換特性

表 20.14 A/D 変換器特性

(特記なき場合、Vcc = 2.7 ~ 5.5V、Vss = 0.0V、Ta = - 20 ~ + 75)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
アナログ電源電圧	AVcc	AVcc		3.3	Vcc	5.5	V	*1
アナログ入力電圧	AVIN	AN0 ~ AN7		Vss - 0.3		AVcc + 0.3	V	
アナログ電源電流	AI _{OP} E	AVcc	AVcc = 5.0V f _{osc} = 16MHz			2.0	mA	
	AI _{STOP1}	AVcc			50		μA	*2 参考値
	AI _{STOP2}	AVcc				5.0	μA	*3
アナログ入力容量	CAIN	AN0 ~ AN7				30.0	pF	
許容信号源 インピーダンス	RAIN	AN0 ~ AN7				5.0	k	
分解能 (データ長)				10	10	10	ビット	
変換時間 (単一モード)			AVcc = 3.0 ~ 5.5V	134			t _{cy}	
非直線性誤差						±7.5	LSB	
オフセット誤差						±7.5	LSB	
フルスケール誤差						±7.5	LSB	
量子化誤差						±0.5	LSB	
絶対精度						±8.0	LSB	
変換時間 (単一モード)			AVcc = 4.0 ~ 5.5V	70			t _{cy}	
非直線性誤差						±7.5	LSB	
オフセット誤差						±7.5	LSB	
フルスケール誤差						±7.5	LSB	
量子化誤差						±0.5	LSB	
絶対精度						±8.0	LSB	
変換時間 (単一モード)			AVcc = 4.0 ~ 5.5V	134			t _{cy}	
非直線性誤差						±3.5	LSB	
オフセット誤差						±3.5	LSB	
フルスケール誤差						±3.5	LSB	
量子化誤差						±0.5	LSB	
絶対精度						±4.0	LSB	

【注】 *1 A/D 変換器を使用しない場合は AVcc = Vcc としてください。

*2 AI_{STOP1} はアクティブモード、スリープモードでの A/D 変換待機時の電流値です。

*3 AI_{STOP2} はリセット、スタンバイモード、サブアクティブモードおよびサブスリープモードでの A/D 変換待機時の電流値です。

20.3.5 ウォッチドッグタイマ特性

表 20.15 ウォッチドッグタイマ特性

(特記なき場合、 $V_{CC} = 2.7 \sim 5.5V$ 、 $V_{SS} = 0.0V$ 、 $T_a = -20 \sim +75$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				Min	Typ	Max		
内部発振器オーバフロー時間	toVF			0.2	0.4		s	*

【注】* 内部発振器を選択した状態で、0~255までカウントアップし、内部リセットが発生するまでの時間を示します。

20.4 タイミング図




図 20.1 システムクロック入力タイミング




図 20.2 \overline{RES} 端子 Low レベル幅タイミング

20. 電気的特性




図 20.3 入力タイミング




図 20.4 I²C バスインタフェース入出力タイミング




図 20.5 SCK3 入力クロックタイミング




図 20.6 SCI3 クロック同期式モード入出力タイミング




図 20.7 EEPROM バスタイミング

20.5 出力負荷条件




図 20.8 出力負荷回路

付録

A. 命令

A.1 命令一覧

《オペレーションの記号》

記号	内容
Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ (アドレスレジスタまたは 32 ビットレジスタ)
ERs	ソース側の汎用レジスタ (アドレスレジスタまたは 32 ビットレジスタ)
ERn	汎用レジスタ (32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバーフロー) フラグ
C	CCR の C (キャリ) フラグ
disp	ディスプレースメント
	左辺のオペランドから右辺のオペランドへの転送、または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
	両辺のオペランドの論理積
	両辺のオペランドの論理和

【注】 汎用レジスタは、8 ビット (R0H~R7H、R0L~R7L) または 16 ビット (R0~R7、E0~E7) です。

《オペレーションの記号》

記号	内容
⊕	両辺のオペランドの排他的論理和
~	反転論理（論理的補数）
() < >	オペランドの内容
↑ ↓	実行結果にしたがって変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に“0”にクリアされることを表します。
1	常に“1”にセットされることを表します。
-	実行結果に影響を受けないことを表します。
	条件によって異なります。注意事項を参照してください。

二一モニック	サ ズ	アドレッシングモード / 命令長 (バイト)						オペレーション		コンディションコード					実行バイト数 *1	
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@aa	I	H	N	Z	V		C
MOV	MOV.W Rs, @ERd			2								↑	↑	0		4
	MOV.W Rs, @(d:16, ERd)				4							↑	↑	0		6
	MOV.W Rs, @(d:24, ERd)				8							↑	↑	0		10
	MOV.W Rs, @-ERd					2						↑	↑	0		6
	MOV.W Rs, @aa:16						4					↑	↑	0		6
	MOV.W Rs, @aa:24						6					↑	↑	0		8
	MOV.L #xx:32, Rd	L	6									↑	↑	0		6
	MOV.L ERs, ERd	L	2									↑	↑	0		2
	MOV.L @ERs, ERd	L	4									↑	↑	0		8
	MOV.L @(d:16, ERs), ERd	L			6							↑	↑	0		10
	MOV.L @(d:24, ERs), ERd	L			10							↑	↑	0		14
	MOV.L @ERs+, ERd	L				4						↑	↑	0		10
	MOV.L @aa:16, ERd	L					6					↑	↑	0		10
	MOV.L @aa:24, ERd	L					8					↑	↑	0		12
	MOV.L ERs, @ERd	L	4									↑	↑	0		8
	MOV.L ERs, @(d:16, ERd)	L			6							↑	↑	0		10
	MOV.L ERs, @(d:24, ERd)	L			10							↑	↑	0		14
	MOV.L ERs, @-ERd	L				4						↑	↑	0		10
	MOV.L ERs, @aa:16	L					6					↑	↑	0		10
	MOV.L ERs, @aa:24	L					8					↑	↑	0		12
POP	POP.W Rn	W								2	@SP	Rn16, SP+2	SP			6
	POP.L ERn	L								4	@SP	ERn32, SP+4	SP			10
PUSH	PUSH.W Rn	W								2	SP-2	SP, Rn16	@SP			6
	PUSH.L ERn	L								4	SP-4	SP, ERn32	@SP			10
MOVFPE	MOVFPE @aa:16, Rd	B								4						
MOVTPPE	MOVTPPE Rs, @aa:16	B								4						

(2) 算術演算命令

ニーモニック	サイズ	アドレッシングモード / 命令長 (バイト)				オペレーション	コンディションコード							実行が1バイト 実行が2バイト		
		Rn #xx	@ERn @ERn	@-ERn/@ERn+ @-ERn/@ERn+	@aa @aa		@(d,PC) @(d,PC)	@@aa @@aa	I	H	N	Z	V		C	
ADD	ADD.B #xx:8, Rd	B	2									↑	↑	↑	↑	2
	ADD.B Rs, Rd	B	2									↑	↑	↑	↑	2
	ADD.W #xx:16, Rd	W	4									(1)	↑	↑	↑	4
	ADD.W Rs, Rd	W	2									(1)	↑	↑	↑	2
	ADD.L #xx:32, ERd	L	6									(2)	↑	↑	↑	6
	ADD.L ERs, ERd	L	2									(2)	↑	↑	↑	2
ADDX	ADDX.B #xx:8, Rd	B	2									↑	↑	(3)	↑	2
	ADDX.B Rs, Rd	B	2									↑	↑	(3)	↑	2
ADDS	ADDS.L #1, ERd	L	2													2
	ADDS.L #2, ERd	L	2													2
	ADDS.L #4, ERd	L	2													2
	INC.B Rd	B	2									↑	↑			2
	INC.W #1, Rd	W	2									↑	↑			2
	INC.W #2, Rd	W	2									↑	↑			2
	INC.L #1, ERd	L	2									↑	↑			2
	INC.L #2, ERd	L	2									↑	↑			2
	DAA Rd	B	2									*	↑	↑	*	2
	SUB.B Rs, Rd	B	2									↑	↑	↑	↑	2
SUB	SUB.W #xx:16, Rd	W	4									(1)	↑	↑	↑	4
	SUB.W Rs, Rd	W	2									(1)	↑	↑	↑	2
	SUB.L #xx:32, ERd	L	6									(2)	↑	↑	↑	6
	SUB.L ERs, ERd	L	2									(2)	↑	↑	↑	2
SUBX	SUBX.B #xx:8,Rd	B	2									↑	↑	(3)	↑	2
	SUBX.B Rs, Rd	B	2									↑	↑	(3)	↑	2

二乗モニック	サイズ	アドレッシングモード / 命令長 (バイト)						オペレーション	コンディションコード							実行回数*1	
		#xx	Rn	@ERn	@(d, ERn)	@-ERn@ERn+	@aa		@(d, PC)	@aa	I	H	N	Z	V	C	ノール
SUBS	SUBS.L #1, ERd	L	2														2
	SUBS.L #2, ERd	L	2														2
	SUBS.L #4, ERd	L	2														2
DEC	DEC.B Rd	B	2										↑	↑			2
	DEC.W #1, Rd	W	2										↑	↑			2
	DEC.W #2, Rd	W	2										↑	↑			2
	DEC.L #1, ERd	L	2										↑	↑			2
	DEC.L #2, ERd	L	2										↑	↑			2
DAS	DAS Rd	B	2									*	↑	↑	*	2	
MULXU	MULXU.B Rs, Rd	B	2														14
	MULXU.W Rs, ERd	W	2														22
MULXS	MULXS.B Rs, Rd	B	4										↑	↑			16
	MULXS.W Rs, ERd	W	4										↑	↑			24
DIVXU	DIVXU.B Rs, Rd	B	2										(6)↑(7)				14
	DIVXU.W Rs, ERd	W	2										(6)↑(7)				22
DIVXS	DIVXS.B Rs, Rd	B	4										(8)↑(7)				16
	DIVXS.W Rs, ERd	W	4										(8)↑(7)				24
CMP	CMP.B #xx:8, Rd	B	2										↑	↑	↑	↑	2
	CMP.B Rs, Rd	B	2										↑	↑	↑	↑	2
	CMP.W #xx:16, Rd	W	4										(1)↑	↑	↑	↑	4
	CMP.W Rs, Rd	W	2										(1)↑	↑	↑	↑	2

二モニック	サイズ	アドレッシングモード/命令長(バイト)						オペレーション	コンディションコード						実行パート数*1														
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa		@(d, PC)	@aaa	I	H	N	Z		V	C	ノ	7	7	7	7	7	7	7	7			
CMP	CMP.L #xx:32, ERd	L	6															(2)	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	4
	CMP.L ERs, ERd	L	2															(2)	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
NEG	NEG.B Rd	B	2															↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
	NEG.W Rd	W	2															↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
XTU	NEG.L ERd	L	2															↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
	XTU.W Rd	W	2															0	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
EXTS	EXTU.L ERd	L	2															0	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
	EXTS.W Rd	W	2															0	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
EXTS	EXTS.L ERd	L	2															0	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2
																		0	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2

(3) 論理演算命令

二モニック	サイズ	アドレッシングモード/命令長(バイト)							オペレーション	コンディションコード							実行回数 /77777777
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)		@@aa	I	H	N	Z	V	C	
AND	B	2								Rd8 #xx:8	Rd8	↑	↑	0		2	
	B	2								Rd8 Rs8	Rd8	↑	↑	0		2	
	W	4								Rd16 #xx:16	Rd16	↑	↑	0		4	
	W	2								Rd16 Rs16	Rd16	↑	↑	0		2	
	L	6								ERd32 #xx:32	ERd32	↑	↑	0		6	
	L	4								ERd32 ERs32	ERd32	↑	↑	0		4	
OR	B	2								Rd8 #xx:8	Rd8	↑	↑	0		2	
	B	2								Rd8 Rs8	Rd8	↑	↑	0		2	
	W	4								Rd16 #xx:16	Rd16	↑	↑	0		4	
	W	2								Rd16 Rs16	Rd16	↑	↑	0		2	
	L	6								ERd32 #xx:32	ERd32	↑	↑	0		6	
	L	4								ERd32 ERs32	ERd32	↑	↑	0		4	
XOR	B	2								Rd8 #xx:8	Rd8	↑	↑	0		2	
	B	2								Rd8 Rs8	Rd8	↑	↑	0		2	
	W	4								Rd16 #xx:16	Rd16	↑	↑	0		4	
	W	2								Rd16 Rs16	Rd16	↑	↑	0		2	
	L	6								ERd32 #xx:32	ERd32	↑	↑	0		6	
	L	4								ERd32 ERs32	ERd32	↑	↑	0		4	
NOT	B	2								~ Rd8	Rd8	↑	↑	0		2	
	W	2								~ Rd16	Rd16	↑	↑	0		2	
	L	2								~ Rd32	Rd32	↑	↑	0		2	

(4) シフト命令

ニーモニック	サイズ	アドレッシングモード/命令長(バイト)				オペレーション	コンディションコード							実行回数 /ワード			
		#xx	Rn	@ERn	@(d, ERn)		@-ERn@ERn+	@aaa	@(d, PC)	@@aa	I	H	N		Z	V	C
SHAL	B	2										↑	↑	↑	↑	↑	2
	W	2										↑	↑	↑	↑	↑	2
	L	2										↑	↑	↑	↑	↑	2
SHAR	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2
SHLL	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2
SHLR	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2
ROTXL	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2
ROTXR	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2
ROTL	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2
ROTR	B	2										↑	↑	0	↑	↑	2
	W	2										↑	↑	0	↑	↑	2
	L	2										↑	↑	0	↑	↑	2

(5) ビット操作命令

二一モ一ック	サイズ	アドレッシングモード / 命令長 (バイト)				オペレーション	コンディションコード							実行回数 *1		
		#xx	Rn	@ERn	@(d, ERn) @-ERn/@ERn+ @aa @(d, PC) @@aa		I	H	N	Z	V	C	ノ一ル		フ一ット	
BSET	BSET #xx:3, Rd	B	2													2
	BSET #xx:3, @ERd	B		4												8
	BSET #xx:3, @aa:8	B			4											8
	BSET Rn, Rd	B	2													2
	BSET Rn, @ERd	B		4												8
BCLR	BSET Rn, @aa:8	B			4											8
	BCLR #xx:3, Rd	B	2													2
	BCLR #xx:3, @ERd	B		4												8
	BCLR #xx:3, @aa:8	B			4											8
	BCLR Rn, Rd	B	2													2
BNOT	BCLR Rn, @ERd	B		4												8
	BCLR Rn, @aa:8	B			4											8
	BNOT #xx:3, Rd	B	2													2
	BNOT #xx:3, @ERd	B		4												8
	BNOT #xx:3, @aa:8	B			4											8
BTST	BNOT Rn, Rd	B	2													2
	BNOT Rn, @ERd	B		4												8
	BNOT Rn, @aa:8	B			4											8
	BTST #xx:3, Rd	B	2													2
	BTST #xx:3, @ERd	B		4												6
BLD	BTST #xx:3, @aa:8	B			4											6
	BTST Rn, Rd	B	2													2
	BTST Rn, @ERd	B		4												6
	BTST Rn, @aa:8	B			4											6
	BLD #xx:3, Rd	B	2													2
BILD	BLD #xx:3, @ERd	B		4												6
	BLD #xx:3, @aa:8	B			4											6
	BILD #xx:3, Rd	B	2													2
	BILD #xx:3, @ERd	B		4												6
	BILD #xx:3, @aa:8	B			4											6

二一モニック	サイズ	アドレッシングモード / 命令長 (バイト)							オペレーション	コンディションコード							実行スタート数 *1					
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)		@aa	I	H	N	Z	V	C		ノ	7	7	7	7
BST	BST #xx:3, Rd	B	2																		2	
	BST #xx:3, @ERd	B		4																		8
	BST #xx:3, @aa:8	B						4														8
BIST	BIST #xx:3, Rd	B	2																			2
	BIST #xx:3, @ERd	B		4																		8
	BIST #xx:3, @aa:8	B						4														8
BAND	BAND #xx:3, Rd	B	2																			2
	BAND #xx:3, @ERd	B		4																		6
	BAND #xx:3, @aa:8	B						4														6
BIAND	BIAND #xx:3, Rd	B	2																			2
	BIAND #xx:3, @ERd	B		4																		6
	BIAND #xx:3, @aa:8	B						4														6
BOR	BOR #xx:3, Rd	B	2																			2
	BOR #xx:3, @ERd	B		4																		6
	BOR #xx:3, @aa:8	B						4														6
BIOR	BIOR #xx:3, Rd	B	2																			2
	BIOR #xx:3, @ERd	B		4																		6
	BIOR #xx:3, @aa:8	B						4														6
BXOR	BXOR #xx:3, Rd	B	2																			2
	BXOR #xx:3, @ERd	B		4																		6
	BXOR #xx:3, @aa:8	B						4														6
BIXOR	BIXOR #xx:3, Rd	B	2																			2
	BIXOR #xx:3, @ERd	B		4																		6
	BIXOR #xx:3, @aa:8	B						4														6

(7) システム制御命令

二モニック	サイズ	アドレッシングモード/命令長(バイト)						オペレーション	コンディションコード						実行回数		
		#xx	Rn	@(d, ERn)	@-ERn@ERn+	@aa	@(d, PC)		@@aa	I	H	N	Z	V	C	14	16
TRAPA	TRAPA #x:2							2	PC @-SP, CCR @-SP, <'7> PC	↑	↑	↑	↑	↑	↑	14	16
RTE	RTE								CCR @SP+, PC @SP+	↑	↑	↑	↑	↑	↑		10
SLEEP	SLEEP								低消費電力状態に遷移								2
LDC	LDC #xx:8, CCR	B	2						#xx:8 CCR	↑	↑	↑	↑	↑	↑		2
	LDC Rs, CCR	B	2						Rs8 CCR	↑	↑	↑	↑	↑	↑		2
	LDC @ERs, CCR	W		4					@ERs CCR	↑	↑	↑	↑	↑	↑		6
	LDC @(d:16, ERs), CCR	W			6				@(d:16, ERs) CCR	↑	↑	↑	↑	↑	↑		8
	LDC @(d:24, ERs), CCR	W			10				@(d:24, ERs) CCR	↑	↑	↑	↑	↑	↑		12
	LDC @ERs+, CCR	W				4			@ERs CCR, ERs32+2 ERs32	↑	↑	↑	↑	↑	↑		8
	LDC @aa:16, CCR	W					6		@aa:16 CCR	↑	↑	↑	↑	↑	↑		8
	LDC @aa:24, CCR	W						8	@aa:24 CCR	↑	↑	↑	↑	↑	↑		10
STC	STC CCR, Rd	W	2						CCR Rd8								2
	STC CCR, @ERd	W		4					CCR @ERd								6
	STC CCR, @(d:16, ERd)	W			6				CCR @(d:16, ERd)								8
	STC CCR, @(d:24, ERd)	W			10				CCR @(d:24, ERd)								12
	STC CCR, @-ERd	W				4			ERd32-2 ERd32, CCR @ERd								8
	STC CCR, @aa:16	W					6		CCR @aa:16								8
	STC CCR, @aa:24	W						8	CCR @aa:24								10
ANDC	ANDC #xx:8, CCR	B	2						CCR #xx:8 CCR	↑	↑	↑	↑	↑	↑		2
ORC	ORC #xx:8, CCR	B	2						CCR #xx:8 CCR	↑	↑	↑	↑	↑	↑		2
XORC	XORC #xx:8, CCR	B	2						CCR#xx:8 CCR	↑	↑	↑	↑	↑	↑		2
NOP	NOP							2	PC PC+2								2

(8) データ転送命令

ニーモニック	サイズ	アドレッシングモード / 命令長 (バイト)				オペレーション	コンディションコード				実行バイト数 *1						
		#xx	Rn	@ERn	@(id, ERn)		@aa	@(id, PC)	@@aa	I	H	N	Z	V	C	7-7F	7F以外のバイト
EEPMOV.B																8+4n *2	
									4								
EEPMOV.W																	8+4n *2
									4								

【注】 *1 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、「A.3 命令実行ステート数」を参照してください。

*2 nはR4LまたはR4の設定値です。

- (1) ビット11から桁上がりまたはビット11へ桁下がりまたはビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。
- (2) ビット27から桁上がりまたはビット27へ桁下がりまたはビット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。
- (3) 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。
- (4) 補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき演算前の値を保持します。
- (5) エクロック同期転送命令の実行ステート数は一定ではありません。
- (6) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。
- (7) 除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。
- (8) 商が負のとき1にセットされ、それ以外のとき0にクリアされます。

A.2 オペレーションコードマップ

表 A.2 オペレーションコードマップ (1)



第1バイト	第2バイト
AH AL	BH BL

命令コード:

AH \ AL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	NOP	表A.2(2)	STC	LDC	ORC	XORC	ANDC	LDC	ADD	ADD	表A.2(2)	表A.2(2)	MOV	ADDX	表A.2(2)	
1	表A.2(2)	表A.2(2)	表A.2(2)	表A.2(2)	OR.B	XOR.B	AND.B	表A.2(2)	SUB	SUB	表A.2(2)	表A.2(2)	CMP	SUBX	表A.2(2)	
2	MOV.B															
3	MOV															
4	BRA	BRN	BHI	BLS	BCC	BCS	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE
5	MULXU	DIVXU	MULXU	DIVXU	RTS	BSR	RTE	TRAPA	表A.2(2)	JMP	BSR	JSR				
6	BSET	BNOT	BCLR	BTST	OR	XOR	AND	BST	BIS	MOV						
7					BOR	BXOR	BAND	BLD	BILD	MOV	表A.2(2)	EEMOV	表A.2(3)			
8	ADD															
9	ADDX															
A	CMP															
B	SUBX															
C	OR															
D	XOR															
E	AND															
F	MOV															

表A.2 オペレーションコードマップ(2)

命令コード:		第1バイト		第2バイト														
		AH	AL	BH	BL	BH	AH	AL	BH	BL	8	9	A	B	C	D	E	F
BH	AH	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F	
01	MOV				LDC/STC					SLEEP					表A.2(3)	表A.2(3)	表A.2(3)	表A.2(3)
0A	INC													ADD				
0B	ADDS						INC		INC	ADDS					INC			INC
0F	DAA													MOV				
10	SHLL				SHLL					SHAL				SHAL				
11	SHLR				SHLR					SHAR				SHAR				
12	ROTXL				ROTXL					ROTL				ROTL				
13	ROTXR				ROTXR					ROTR				ROTR				
17	NOT				NOT					NEG				NEG				EXTS
1A	DEC													SUB				
1B	SUBS						DEC		DEC	SUBS					DEC			DEC
1F	DAS													CMP				
58	BRA	BRN	BH	BH	BLS	BCC	BCS	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE	
79	MOV	ADD	CMP	SUB	OR	OR	XOR	AND										
7A	MOV	ADD	CMP	SUB	OR	OR	XOR	AND										

表A.2 オペレーションコードマップ (3)

命令コード:		第1バイト	第2バイト	第3バイト	第4バイト	第3バイト		第4バイト											
		AH	AL	BH	BL	CH	CL	DH	DL										
	CL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F		
AH,AL,BH,CL		LDC	STC	LDC	STC	LDC	STC	LDC	STC	LDC	STC	LDC	STC	LDC	STC	LDC	STC		
01406		MULXS																	
01C05		MULXS																	
01D05		DIVXS				DIVXS				DIVXS				DIVXS					
01F06		OR				XOR				AND									
7C06 *1		BTST																	
7C07 *1		BOR		BXOR		BAND		BLD		BBLD		BST		BIST					
7D06 *1		BSET		BNOT		BCLR													
7D07 *1		BSET		BNOT		BCLR													
7Eaa6 *2		BTST																	
7Eaa7 *2		BOR		BXOR		BAND		BLD		BBLD		BST		BIST					
7Faa6 *2		BSET		BNOT		BCLR													
7Faa7 *2		BSET		BNOT		BCLR													

命令コード: 第1バイト 第2バイト 第3バイト 第4バイト 第3バイト 第4バイト

AH AL BH BL CH CL DH DL

【注】*1 rはレジスタ指定部

*2 aaは絶対アドレス指定部

A.3 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。

表 A.4 に命令の実行状態として、命令実行中に行われる命令フェッチ、データリード/ライトなどのサイクル数を示し、表 A.3 に各々のサイクルに必要なステート数を示します。命令の実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_i + J \cdot S_j + K \cdot S_k + L \cdot S_L + M \cdot S_M + N \cdot S_N$$

実行ステート数計算例

(例) 内蔵 ROM より命令をフェッチし、内蔵 RAM をアクセスした場合

1. BSET #0, @FF00

表A.4より

$$I = L = 2, J = K = M = N = 0$$

表A.3より

$$S_i = 2, S_L = 2$$

$$\text{実行ステート数} = 2 \times 2 + 2 \times 2 = 8$$

内蔵ROMより命令をフェッチし、内蔵ROMより分岐アドレスをリード、スタック領域は内蔵RAMとした場合

2. JSR @@30

表A.4より

$$I = 2, J = K = 1, L = M = N = 0$$

表A.3より

$$S_i = S_j = S_k = 2$$

$$\text{実行ステート数} = 2 \times 2 + 1 \times 2 + 1 \times 2 = 8$$

表 A.3 実行状態 (サイクル) に要するステート数

実行状態 (サイクル)	アクセス対象		
	内蔵メモリ	内蔵周辺モジュール	
命令フェッチ S_i	2	-	
分岐アドレスリード S_j			
スタック操作 S_k			
バイトデータアクセス S_L			2または3*
ワードデータアクセス S_M			-
内部動作 S_N	1		

【注】* 内蔵周辺モジュールによって異なります。詳細は、「19.1 レジスタアドレス一覧」を参照してください。

表 A.4 命令の実行状態 (サイクル数)

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2			1		
	BAND #xx:3, @aa:8	2			1		
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
Bcc	BGT d:8	2					
	BLE d:8	2					
	BRA d:16(BT d:16)	2					2
	BRN d:16(BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16(BHS d:16)	2					2
	BCS d:16(BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
BGT d:16	2					2	
BLE d:16	2					2	
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:8, Rd	1					
	BIOR #xx:8, @ERd	2			1		
	BIOR #xx:8, @aa:8	2			1		

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @ERd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @ERd	2			1		
	BLD #xx:3, @aa:8	2			1		
BNOT	BNOT #xx:3, Rd	1					
	BNOT #xx:3, @ERd	2			2		
	BNOT #xx:3, @aa:8	2			2		
	BNOT Rn, Rd	1					
	BNOT Rn, @ERd	2			2		
	BNOT Rn, @aa:8	2			2		
BOR	BOR #xx:3, Rd	1					
	BOR #xx:3, @ERd	2			1		
	BOR #xx:3, @aa:8	2			1		
BSET	BSET #xx:3, Rd	1					
	BSET #xx:3, @ERd	2			2		
	BSET #xx:3, @aa:8	2			2		
	BSET Rn, Rd	1					
	BSET Rn, @ERd	2			2		
	BSET Rn, @aa:8	2			2		
BSR	BSR d:8	2		1			
	BSR d:16	2		1			2
BST	BST #xx:3, Rd	1					
	BST #xx:3, @ERd	2			2		
	BST #xx:3, @aa:8	2			2		
BTST	BTST #xx:3, Rd	1					
	BTST #xx:3, @ERd	2			1		
	BTST #xx:3, @aa:8	2			1		
	BTST Rn, Rd	1					
	BTST Rn, @ERd	2			1		
	BTST Rn, @aa:8	2			1		

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
BXOR	BXOR #xx:3, Rd	1					
	BXOR #xx:3, @ERd	2			1		
	BXOR #xx:3, @aa:8	2			1		
CMP	CMP.B #xx:8, Rd	1					
	CMP.B Rs, Rd	1					
	CMP.W #xx:16, Rd	2					
	CMP.W Rs, Rd	1					
	CMP.L #xx:32, ERd	3					
	CMP.L ERs, ERd	1					
DAA	DAA Rd	1					
DAS	DAS Rd	1					
DEC	DEC.B Rd	1					
	DEC.W #1/2, Rd	1					
	DEC.L #1/2, ERd	1					
DUVXS	DIVXS.B Rs, Rd	2					12
	DIVXS.W Rs, ERd	2					20
DIVXU	DIVXU.B Rs, Rd	1					12
	DIVXU.W Rs, ERd	1					20
EEPMOV	EEPMOV.B	2			$2n+2^{*1}$		
	EEPMOV.W	2			$2n+2^{*1}$		
EXTS	EXTS.W Rd	1					
	EXTS.L ERd	1					
EXTU	EXTU.W Rd	1					
	EXTU.L ERd	1					
INC	INC.B Rd	1					
	INC.W #1/2, Rd	1					
	INC.L #1/2, ERd	1					
JMP	JMP @ERn	2					
	JMP @aa:24	2					2
	JMP @@aa:8	2	1				2
JSR	JSR @ERn	2		1			
	JSR @aa:24	2		1			2
	JSR @@aa:8	2	1	1			

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
	LDC@ERs, CCR	2				1	
	LDC@(d:16, ERs), CCR	3				1	
	LDC@(d:24, ERs), CCR	5				1	
	LDC@ERs+, CCR	2				1	2
	LDC@aa:16, CCR	3				1	
	LDC@aa:24, CCR	4				1	
MOV	MOV.B #xx:8, Rd	1					
	MOV.B Rs, Rd	1					
	MOV.B @ERs, Rd	1			1		
	MOV.B @(d:16, ERs), Rd	2			1		
	MOV.B @(d:24, ERs), Rd	4			1		
	MOV.B @ERs+, Rd	1			1		2
	MOV.B @aa:8, Rd	1			1		
	MOV.B @aa:16, Rd	2			1		
	MOV.B @aa:24, Rd	3			1		
	MOV.B Rs, @ERd	1			1		
	MOV.B Rs, @(d:16, ERd)	2			1		
	MOV.B Rs, @(d:24, ERd)	4			1		
	MOV.B Rs, @-ERd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.B Rs, @aa:24	3			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1					
	MOV.W @ERs, Rd	1				1	
	MOV.W @(d:16, ERs), Rd	2				1	
	MOV.W @(d:24, ERs), Rd	4				1	
	MOV.W @ERs+, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	
	MOV.W @aa:24, Rd	3				1	
	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @(d:16, ERd)	2				1	
	MOV.W Rs, @(d:24, ERd)	4				1	

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
MOV	MOV.W Rs, @-ERd	1				1	2
	MOV.W Rs, @aa:16	2				1	
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERs, ERd	1					
	MOV.L @ERs, ERd	2				2	
	MOV.L @(d:16,ERs), ERd	3				2	
	MOV.L @(d:24,ERs), ERd	5				2	
	MOV.L @ERs+, ERd	2				2	2
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
	MOV.L ERs, @ERd	2				2	
	MOV.L ERs, @(d:16,ERd)	3				2	
	MOV.L ERs, @(d:24,ERd)	5				2	
	MOV.L ERs, @-ERd	2				2	2
	MOV.L ERs, @aa:16	3				2	
MOV.L ERs, @aa:24	4				2		
MOVFPPE	MOVFPPE @aa:16, Rd* ²	2			1		
MOVTPPE	MOVTPPE Rs, @aa:16* ²	2			1		
MULXS	MULXS.B Rs, Rd	2					12
	MULXS.W Rs, ERd	2					20
MULXU	MULXU.B Rs, Rd	1					12
	MULXU.W Rs, ERd	1					20
NEG	NEG.B Rd	1					
	NEG.W Rd	1					
	NEG.L ERd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
	NOT.W Rd	1					
	NOT.L ERd	1					

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
	OR.W #xx:16, Rd	2					
	OR.W Rs, Rd	1					
	OR.L #xx:32, ERd	3					
	OR.L ERs, ERd	2					
ORC	ORC #xx:8, CCR	1					
POP	POP.W Rn	1				1	2
	POP.L ERn	2				2	2
PUSH	PUSH.W Rn	1				1	2
	PUSH.L ERn	2				2	2
ROTL	ROTL.B Rd	1					
	ROTL.W Rd	1					
	ROTL.L ERd	1					
ROTR	ROTR.B Rd	1					
	ROTR.W Rd	1					
	ROTR.L ERd	1					
ROTXL	ROTXL.B Rd	1					
	ROTXL.W Rd	1					
	ROTXL.L ERd	1					
ROTXR	ROTXR.B Rd	1					
	ROTXR.W Rd	1					
	ROTXR.L ERd	1					
RTE	RTE	2		2		2	
RTS	RTS	2		1		2	
SHAL	SHAL.B Rd	1					
	SHAL.W Rd	1					
	SHAL.L ERd	1					
SHAR	SHAR.B Rd	1					
	SHAR.W Rd	1					
	SHAR.L ERd	1					
SHLL	SHLL.B Rd	1					
	SHLL.W Rd	1					
	SHLL.L ERd	1					

命令	ニーモニック	命令 フェッチ	分岐 アドレス リード	スタック 操作	バイト データ アクセス	ワード データ アクセス	内部動作
		I	J	K	L	M	N
SHLR	SHLR.B Rd	1					
	SHLR.W Rd	1					
	SHLR.L ERd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
	STC CCR, @ERd	2				1	
	STC CCR, @(d:16,ERd)	3				1	
	STC CCR, @(d:24,ERd)	5				1	
	STC CCR, @-ERd	2				1	2
	STC CCR, @aa:16	3				1	
	STC CCR, @aa:24	4				1	
SUB	SUB.B Rs, Rd	1					
	SUB.W #xx:16, Rd	2					
	SUB.W Rs, Rd	1					
	SUB.L #xx:32, ERd	3					
	SUB.L ERs, ERd	1					
SUBS	SUBS #1/2/4, ERd	1					
SUBX	SUBX #xx:8, Rd	1					
	SUBX Rs, Rd	1					
TRAPA	TRAPA #xx:2	2	1	2			4
XOR	XOR.B #xx:8, Rd	1					
	XOR.B Rs, Rd	1					
	XOR.W #xx:16, Rd	2					
	XOR.W Rs, Rd	1					
	XOR.L #xx:32, ERd	3					
	XOR.L ERs, ERd	2					
XORC	XORC #xx:8, CCR	1					

【注】 *1 nはR4L、R4の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ(n+1)回行われます。

*2 本LSIでは使用できません。

A.4 命令とアドレッシングモードの組み合わせ

表 A.5 命令とアドレッシングモードの組み合わせ

機能	命令	アドレッシングモード															
		#xx	Rn	@ERn	@(d:16,ERn)	@(d:24,ERn)	@ERn+/@ERn	@aa:8	@aa:16	@aa:24	@(d:8,PC)	@(d:16,PC)	@aa:8	—			
		BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL
データ経路命令	MOV	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	POP, PUSH	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	MOVFP, MOVFP, MOVFP	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	MOVTP	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	ADD, CMP	BWL	BWL	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SUB	WL	BWL	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	ADD, SUBX	B	B	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	ADD, SUBS	—	L	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	INC, DEC	—	BWL	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	DAA, DAS	—	B	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	MULXU, MULXS, DIVXU, DIVXS	—	BW	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	NEG	—	BWL	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	EXTU, EXTS	—	WL	—	—	—	—	—	—	—	—	—	—	—	—	—	—
AND, OR, XOR	—	BWL	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
NOT	—	BWL	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
シフト命令																	
ビット操作命令																	
BCC, BSR	—	B	B	—	—	—	—	—	—	—	—	—	—	—	—	—	—
JMP, JSR	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
RTS	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
TRAPA	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
RTE	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
SLEEP	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
LDC	B	B	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W
STC	—	B	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W
ANDC, ORC	B	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
XORC	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
NOP	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ブロック転送命令																	

B. I/O ポート

B.1 I/O ポートブロック図

$\overline{\text{RES}}$ はリセット時 Low、 $\overline{\text{SBY}}$ はリセット時およびスタンバイモードで Low になります。




図 B.1 ポート1ブロック図 (P17)




図 B.2 ポート 1 ブロック図 (P16、 P15、 P14)




図 B.3 ポート 1 ブロック図 (P12、 P11)




図 B.4 ポート1 ブロック図 (P10)




図 B.5 ポート2 ブロック図 (P22)




図 B.6 ポート 2 ブロック図 (P21)




図 B.7 ポート 2 ブロック図 (P20)




図 B.8 ポート 5 ブロック図 (P57、P56) *

【注】 * H8/3664N にはありません。




図 B.9 ポート 5 ブロック図 (P55)




図 B.10 ポート5ブロック図 (P54、P53、P52、P51、P50)




図 B.11 ポート7ブロック図 (P76)




図 B.12 ポート7ブロック図 (P75)




図 B.13 ポート7ブロック図 (P74)




図 B.14 ポート 8 ブロック図 (P87、P86、P85)




図 B.15 ポート 8 ブロック図 (P84、P83、P82、P81)




図 B.16 ポート 8 ブロック図 (P80)




図 B.17 ポート B ブロック図 (PB7、PB6、PB5、PB4、PB3、PB2、PB1、PB0)

B.2 各処理状態におけるポートの状態

動作モード	リセット	スリープ	サブ スリープ	スタンバイ	サブ アクティブ	アクティブ
P17～P14 P12～P10	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作
P22～P20	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス*	動作	動作
P57～P50 (H8/3664Nの 場合 P55～P50 です)	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス	動作	動作
P76～P74	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス	動作	動作
P87～P80	ハイ インピー ダンス	保持	保持	ハイ インピー ダンス	動作	動作
PB7～PB0	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス	ハイ インピー ダンス

【注】 * プルアップ MOS が ON 状態では High 出力となります。

C. 型名一覧

製品分類			製品型名	マーク型名	パッケージ (日立パッケージコード)
H8/3664	EEPROM 搭載 フラッシュメモリ版	標準品	HD64N3664FP	HD64N3664FP	LQFP-64(FP-64E)
		標準品	HD64F3664FP HD64F3664H HD64F3664FX HD64F3664FY HD64F3664BP	HD64F3664FP HD64F3664H HD64F3664FX HD64F3664FY HD64F3664BP	LQFP-64(FP-64E) QFP-64(FP-64A) LQFP-48(FP-48F) LQFP-48(FP-48B) SDIP-42(DP-42S)
	マスク ROM 版	標準品	HD6433664FP HD6433664H HD6433664FX HD6433664FY HD6433664BP	HD6433664(***)FP HD6433664(***)H HD6433664(***)FX HD6433664(***)FY HD6433664(***)BP	LQFP-64(FP-64E) QFP-64(FP-64A) LQFP-48(FP-48F) LQFP-48(FP-48B) SDIP-42(DP-42S)
		標準品	HD6433663FP HD6433663H HD6433663FX HD6433663FY HD6433663BP	HD6433663(***)FP HD6433663(***)H HD6433663(***)FX HD6433663(***)FY HD6433663(***)BP	LQFP-64(FP-64E) QFP-64(FP-64A) LQFP-48(FP-48F) LQFP-48(FP-48B) SDIP-42(DP-42S)
		標準品	HD6433662FP HD6433662H HD6433662FX HD6433662FY HD6433662BP	HD6433662(***)FP HD6433662(***)H HD6433662(***)FX HD6433662(***)FY HD6433662(***)BP	LQFP-64(FP-64E) QFP-64(FP-64A) LQFP-48(FP-48F) LQFP-48(FP-48B) SDIP-42(DP-42S)
		標準品	HD6433661FP HD6433661H HD6433661FX HD6433661FY HD6433661BP	HD6433661(***)FP HD6433661(***)H HD6433661(***)FX HD6433661(***)FY HD6433661(***)BP	LQFP-64(FP-64E) QFP-64(FP-64A) LQFP-48(FP-48F) LQFP-48(FP-48B) SDIP-42(DP-42S)
		標準品	HD6433660FP HD6433660H HD6433660FX HD6433660FY HD6433660BP	HD6433660(***)FP HD6433660(***)H HD6433660(***)FX HD6433660(***)FY HD6433660(***)BP	LQFP-64(FP-64E) QFP-64(FP-64A) LQFP-48(FP-48F) LQFP-48(FP-48B) SDIP-42(DP-42S)

【注】 (***) は ROM コードです。

D. 外形寸法図

外形寸法については、「日立半導体パッケージ」に掲載されている寸法図を優先します。




図 D.1 FP-64E 外形寸法図




図 D.2 FP-64A 外形寸法図




図 D.3 FP-48F 外形寸法図




図 D.4 FP-48B 外形寸法図




図 D.5 DP-42S 外形寸法図

E. 積層構造断面図







図 E.1 H8/3664N 積層構造断面図

本版で修正または追加された箇所

項目	ページ	修正箇所	改訂																
製品に関する一般的注意事項		追加	4 版																
本書の構成		追加	4 版																
はじめに		ご注意追加 オンチップエミュレータ (E10T) を使用して H8/3664 のプログラム開発、デバッグを行う場合の制限事項 (1~6)	4 版																
1.1 特長	1-1	<table border="1"> <thead> <tr> <th>製品分類</th> <th>製品型名</th> <th>EEPROM</th> <th>ROM</th> <th>RAM</th> </tr> </thead> <tbody> <tr> <td rowspan="2">フラッシュメモリ (F-ZTAT™ 版)</td> <td>H8/3664N</td> <td>HD64N3664</td> <td>512 バイト</td> <td>32K バイト</td> <td>2,048 バイト</td> </tr> <tr> <td>H8/3664F</td> <td>HD64F3664</td> <td>-</td> <td>32K バイト</td> <td>2,048 バイト</td> </tr> </tbody> </table>	製品分類	製品型名	EEPROM	ROM	RAM	フラッシュメモリ (F-ZTAT™ 版)	H8/3664N	HD64N3664	512 バイト	32K バイト	2,048 バイト	H8/3664F	HD64F3664	-	32K バイト	2,048 バイト	3 版
		製品分類	製品型名	EEPROM	ROM	RAM													
		フラッシュメモリ (F-ZTAT™ 版)	H8/3664N	HD64N3664	512 バイト	32K バイト	2,048 バイト												
	H8/3664F		HD64F3664	-	32K バイト	2,048 バイト													
	汎用入出力ポート説明追加 入出力ポート : 29 本 (H8/3664N は 27 本)。	3 版																	
EEPROM のインタフェース説明追加	3 版																		
1-2	パッケージ追加 LQFP-48 (FP-48F)、LQFP-48 (FP-48B)	4 版																	
1.2 内部ブロック図 図 1.1 F-ZTAT™ 版、マスク ROM 版 H8/3664 内部ブロック図	1-2	TEST TEST	2 版																
		<p>The diagram shows a RAM block connected to a data bus (上位) and an address bus. Below the RAM is an I2C bus interface block. Arrows indicate the direction of data flow between these components.</p>	2 版																
	1-3	追加	3 版																
1.3 ピン配置図 図 1.3 F-ZTAT™ 版 / マスク ROM 版 H8/3664 ピン配置図 (FP-64E、FP-64A) 図 1.4 F-ZTAT™ 版 / マスク ROM 版 H8/3664 ピン配置図 (FP-48F、FP-48B) 図 1.6 EEPROM 搭載 F-ZTAT™ 版 H8/3664N ピン配置図 (FP-64E)	1-4	<p>【注】 NCには何も接続しないでください (内部は接続されていません)。</p>	4 版																
	1-5	追加	4 版																
	1-7	追加	3 版																

項目	ページ	修正箇所	改訂												
図 1.6 EEPROM 搭載 F-ZTAT™ 版 H8/3664N ピン配置図 (FP-64E)	1-7	 <p>【注】 NCには何も接続しないでください。 * EEPROM搭載F-ZTAT™版は、I²Cバスインタフェース専用端子となります。</p>	4 版												
1.4 端子機能	1-8	表 1.1 端子機能 FP-48F、FP-48B 追加	4 版												
表 1.1 端子機能	1-9	I ² C バスインタフェース 説明追加 SCL 入出力 (EEPROM : 入力)	3 版												
	1-9	I/O ポート 説明追加 P57 ~ P50 (H8/3664N は P55 ~ P50) 8 ビットの入出力ポートです。(H8/3664N は 6 ビットの入出力ポートです。)	3 版												
	1-9	1.5 H8/3664N と H8/3664 の相違点 (削除) 表 1.1 端子機能【注】*1 に記載 *1 EEPROM 搭載 F-ZTAT™ 版は、I ² C バスインタフェース専用端子となります。リセット解除後は I ² C バスがディスイネーブルになっているため、プログラムで ICCR の ICE ビットを 1 にセットしてください。	4 版												
2.1 アドレス空間とメモリマップ 図 2.1 メモリマップ (3)	2-4	内蔵 EEPROM モジュールのメモリマップ追加	3 版												
2.5.1 アドレッシングモード 表 2.11 絶対アドレスのアクセス範囲	2-21	絶対アドレス 16 ビット H'FF00 ~ H'FFFF H'0000 ~ H'FFFF	2 版												
2.8 使用上の注意事項 2.8.3 ビット操作命令	2-29 ~ 2-33	説明追加 (1) 同一アドレスに割付けられた 2 つのレジスタのビット操作 (2) ライト専用ビットを含むレジスタのビット操作	2 版												
3.2.2 割り込みエッジセレクトレジスタ 2 (IEGR2)	3-4	ビット 5 WPEG5 説明修正 0 : WKP5 端子 (ADTRG 端子) 入力の立ち下がりエッジを検出 1 : WKP5 端子 (ADTRG 端子) 入力の立ち上がりエッジを検出	2 版												
4.1.1 アドレスブレイクコントロールレジスタ (ABRKCR)	4-2	<table border="1" data-bbox="555 1236 1159 1516"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>説明</th> </tr> </thead> <tbody> <tr> <td>4</td> <td>ACMP2</td> <td>アドレスコンペア 2 ~ 0</td> </tr> <tr> <td>3</td> <td>ACMP1</td> <td>BAR と内部アドレスバスの比較条件を設定します。</td> </tr> <tr> <td>2</td> <td>ACMP0</td> <td>000 : 16 ビット比較します。 001 : 上位 12 ビット比較します。 010 : 上位 8 ビット比較します。 011 : 上位 4 ビット比較します。 1XX : 予約 (設定しないでください。)</td> </tr> </tbody> </table>	ビット	ビット名	説明	4	ACMP2	アドレスコンペア 2 ~ 0	3	ACMP1	BAR と内部アドレスバスの比較条件を設定します。	2	ACMP0	000 : 16 ビット比較します。 001 : 上位 12 ビット比較します。 010 : 上位 8 ビット比較します。 011 : 上位 4 ビット比較します。 1XX : 予約 (設定しないでください。)	4 版
ビット	ビット名	説明													
4	ACMP2	アドレスコンペア 2 ~ 0													
3	ACMP1	BAR と内部アドレスバスの比較条件を設定します。													
2	ACMP0	000 : 16 ビット比較します。 001 : 上位 12 ビット比較します。 010 : 上位 8 ビット比較します。 011 : 上位 4 ビット比較します。 1XX : 予約 (設定しないでください。)													
4. アドレスブレイク 4.2 動作説明	4-4	説明修正 アドレスブレイク機能は、ABRKSR の ABIF が 1 にセットされ、ABRKSR の ABIE が 1 にセットされているとき、CPU に対して割り込み要求を発生します。ここで ABRKSR の ABIF は、BAR に設定されたアドレス、BDR に設定されたデータ、および ABRKCR に設定された条件の組み合わせで、1 にセットされます。	4 版												
	4-5	図 4.2 アドレスブレイク割り込み動作例 (3) 削除	4 版												

項目	ページ	修正箇所	改訂
4.3 使用上の注意事項	4-5	追加	4 版
5. クロック発振器 図 5.1 クロック発生回路のブロック図	5-1	サブクロック発生回路説明修正 システム分周器 サブクロック分周器	3 版
5.1 システムクロック発振器 図 5.2 システムクロック発振器のブロック図	5-2	 <p>【注】 LPM: 低消費電力モード (スタンバイモード、サブアクティブモード、サブスリープモード)</p>	4 版
5.2 サブクロック発振器 図 5.7 サブクロック発振器ブロック図	5-4	追加	3 版
5.2.2 サブクロックを使用しない場合の端子処理 図 5.10 サブクロックを必要としない場合の端子処理	5-5		2 版
5.3.1 プリスケアラ S	5-5	説明修正 「ウォッチモード」削除 スタンバイモード、サブアクティブモード、およびサブスリープモードでは、システムクロック発振器が停止するためプリスケアラ S の動作も停止します。 説明修正 アクティブ (中速) モード アクティブモード なお、アクティブモードおよびスリープモードではプリスケアラ S のクロック入力は SYSCR2 の MA2 ~ MA0 で設定した分周比のシステムクロックとなります。	4 版
5.3.2 プリスケアラ W	5-5	説明修正 「ウォッチモード」削除 リセット時、プリスケアラ W は H'00 にイニシャライズされ、リセット解除後カウントアップを開始し、スタンバイモード、サブアクティブモード、サブスリープモードでも動作を継続します。	4 版
5.4.1 発振器に関する注意事項	5-6	説明修正 発振回路の回路定数は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカーと充分ご相談の上決定してください。	4 版

項目	ページ	修正箇所	改訂														
6.1.1 システムコントロールレジスタ1 (SYSCR1)	6-2	<table border="1"> <thead> <tr> <th>ビット</th> <th>ビット名</th> <th>説明</th> </tr> </thead> <tbody> <tr> <td>6</td> <td>STS2</td> <td>スタンバイタイムセレクト 2~0</td> </tr> <tr> <td>5</td> <td>STS1</td> <td rowspan="2">スタンバイモード、サブアクティブモード、サブスリープモードからアクティブモード、スリープモードに遷移する際、システムクロック発振器が発振を開始してからクロックを供給するまでの待機ステート数を設定します。動作周波数に応じて待機時間が 6.5ms 以上となるように設定してください。設定値と待機ステート数の関係は表 6.1 のとおりです。 外部クロックを使用する場合は最小値(STS2 = STS1 = STS0 = 1)を推奨します。</td> </tr> <tr> <td>4</td> <td>STS0</td> </tr> <tr> <td>3</td> <td>NESEL</td> <td>ノイズ除去サンプリング周波数選択 サブクロック発振器はウォッチクロック w を生成し、システムクロック発振器は OSC クロック osc を生成しています。本ビットは、ウォッチクロック w をサンプリングするときの OSC クロックのサンプリング周波数を選択します。 osc = 2 ~ 10MHz のときは、0 を設定してください。</td> </tr> </tbody> </table>	ビット	ビット名	説明	6	STS2	スタンバイタイムセレクト 2~0	5	STS1	スタンバイモード、サブアクティブモード、サブスリープモードからアクティブモード、スリープモードに遷移する際、システムクロック発振器が発振を開始してからクロックを供給するまでの待機ステート数を設定します。動作周波数に応じて待機時間が 6.5ms 以上となるように設定してください。設定値と待機ステート数の関係は表 6.1 のとおりです。 外部クロックを使用する場合は最小値(STS2 = STS1 = STS0 = 1)を推奨します。	4	STS0	3	NESEL	ノイズ除去サンプリング周波数選択 サブクロック発振器はウォッチクロック w を生成し、システムクロック発振器は OSC クロック osc を生成しています。本ビットは、ウォッチクロック w をサンプリングするときの OSC クロックのサンプリング周波数を選択します。 osc = 2 ~ 10MHz のときは、0 を設定してください。	4 版
		ビット	ビット名	説明													
6	STS2	スタンバイタイムセレクト 2~0															
5	STS1	スタンバイモード、サブアクティブモード、サブスリープモードからアクティブモード、スリープモードに遷移する際、システムクロック発振器が発振を開始してからクロックを供給するまでの待機ステート数を設定します。動作周波数に応じて待機時間が 6.5ms 以上となるように設定してください。設定値と待機ステート数の関係は表 6.1 のとおりです。 外部クロックを使用する場合は最小値(STS2 = STS1 = STS0 = 1)を推奨します。															
4	STS0																
3	NESEL	ノイズ除去サンプリング周波数選択 サブクロック発振器はウォッチクロック w を生成し、システムクロック発振器は OSC クロック osc を生成しています。本ビットは、ウォッチクロック w をサンプリングするときの OSC クロックのサンプリング周波数を選択します。 osc = 2 ~ 10MHz のときは、0 を設定してください。															
6-3	16MHz 追加	2 版															
表 6.1 動作周波数と待機時間	6-3	16MHz 追加	2 版														
6.2 モード間遷移と LSI の状態 表 6.2 SLEEP 命令実行後の状態と割り込みによる復帰先	6-5	SLEEP 命令実行後のアクティブモードで SMSEL=X 0* 【注】* SMSEL=1 で状態遷移を行った場合、タイマ V、SCI3、A/D 変換器はリセットされ、各レジスタの値は初期値に戻ります。アクティブモード遷移後に、これらの機能を使用する場合は、各レジスタの再設定が必要です。	2 版														
6.2.4 サブアクティブモード	6-8	説明修正 サブアクティブモードの動作周波数は、SYSCR2 の SA1、SA0 により、ウォッチクロック (w) の 2 分周、4 分周、8 分周から選択できます。動作周波数は SLEEP 命令実行後、SLEEP 命令実行前に設定した周波数に切り替わります。	4 版														
6.6 使用上の注意事項	6-9	追加	4 版														
7. ROM	7-1	説明修正 ・書き換え回数 1000 回まで書き換え可能です。 ・低消費電力モード サブアクティブモードでは電源回路の一部を停止させることができます。これによりフラッシュメモリを低消費電力で読み出すことができます。	4 版														
7.2.1 フラッシュメモリコントロールレジスタ1 (FLMCR1)	7-3	ビット 5 ESU 説明追加 FLMCR1 の E ビットを 1 にセットする前にセットしてください。	2 版														
7.2.4 フラッシュメモリパワーコントロールレジスタ (FLPWCR)	7-4	ビット 7 PDWND R R/W	2 版														
	7-4	説明修正 FLPWCR は LSI がサブアクティブモードに遷移するときフラッシュメモリを低消費電力モードにするかどうかを選択します。低消費電力モードでフラッシュメモリの電源回路の一部の動作を停止し、フラッシュメモリの読み出しができるモードと、サブアクティブモード動作に移行しても、フラッシュメモリの電源回路の動作は保持しフラッシュメモリの読み出しを可能にするモードがあります。	4 版														

項目	ページ	修正箇所	改訂																												
7.2.5 フラッシュメモリー制御レジスタ (FENR)	7-5	ビット7 FLSHE R R/W	2版																												
	7-5	説明修正 FENRのビット7 (FLSHE) は、CPUからフラッシュメモリの制御レジスタ FLMCR1、FLMCR2、EBR1、FLPWCR をアクセスする場合のアクセス許可 / 禁止を設定します。	4版																												
7.3.1 ブートモード 表 7.2 ブートモードの動作	7-7	変更 <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>項目</th> <th>ホストの動作 処理内容</th> <th>通信内容</th> <th>本LSIの動作 処理内容</th> </tr> </thead> <tbody> <tr> <td>ブートモード起動</td> <td></td> <td></td> <td>リセットスタート後 ブートプログラムへ分枝 ○ブートプログラム起動</td> </tr> <tr> <td>ビットレートの合わせ込み</td> <td>所定のビットレートでH00を連続送信 H00を正常に受信したらH55送信</td> <td>H00, H00...H00 H00 H55</td> <td>受信データH00のLow期間を測定 ・ビットレートを計算し、SCI3のBRRを設定 ・ビットレート合わせ込み終了後、ホストへH00を送信</td> </tr> <tr> <td>フラッシュメモリー消去</td> <td>ブートプログラム消去エラー HAA受信</td> <td>HFF HAA</td> <td>フラッシュメモリのデータをチェックし、書き込まれている場合は全ブロックを消去してホストへHAAを送信。 (消去できなかった場合はHFFを送信して、動作を停止)</td> </tr> <tr> <td>書き込み制御プログラムの転送</td> <td>転送する書き込み制御プログラムのバイト数 (N) を上位バイト、下位バイトの順に2バイト送信 書き込み制御プログラムを1バイト毎に送信 (N回繰り返し)</td> <td>上位バイト、下位バイト エコーバック HXX エコーバック</td> <td>受信した2バイトデータをホストへエコーバック 受信したデータをホストへエコーバックするとともにRAMへ転送 (N回繰り返し)</td> </tr> <tr> <td></td> <td>HAA受信</td> <td>HAA</td> <td>H55を受信したらホストへHAAを送信</td> </tr> <tr> <td></td> <td></td> <td></td> <td>内蔵RAMに転送された書き込み制御プログラムへ分枝し実行を開始</td> </tr> </tbody> </table>	項目	ホストの動作 処理内容	通信内容	本LSIの動作 処理内容	ブートモード起動			リセットスタート後 ブートプログラムへ分枝 ○ブートプログラム起動	ビットレートの合わせ込み	所定のビットレートでH00を連続送信 H00を正常に受信したらH55送信	H00, H00...H00 H00 H55	受信データH00のLow期間を測定 ・ビットレートを計算し、SCI3のBRRを設定 ・ビットレート合わせ込み終了後、ホストへH00を送信	フラッシュメモリー消去	ブートプログラム消去エラー HAA受信	HFF HAA	フラッシュメモリのデータをチェックし、書き込まれている場合は全ブロックを消去してホストへHAAを送信。 (消去できなかった場合はHFFを送信して、動作を停止)	書き込み制御プログラムの転送	転送する書き込み制御プログラムのバイト数 (N) を上位バイト、下位バイトの順に2バイト送信 書き込み制御プログラムを1バイト毎に送信 (N回繰り返し)	上位バイト、下位バイト エコーバック HXX エコーバック	受信した2バイトデータをホストへエコーバック 受信したデータをホストへエコーバックするとともにRAMへ転送 (N回繰り返し)		HAA受信	HAA	H55を受信したらホストへHAAを送信				内蔵RAMに転送された書き込み制御プログラムへ分枝し実行を開始	3版
項目	ホストの動作 処理内容	通信内容	本LSIの動作 処理内容																												
ブートモード起動			リセットスタート後 ブートプログラムへ分枝 ○ブートプログラム起動																												
ビットレートの合わせ込み	所定のビットレートでH00を連続送信 H00を正常に受信したらH55送信	H00, H00...H00 H00 H55	受信データH00のLow期間を測定 ・ビットレートを計算し、SCI3のBRRを設定 ・ビットレート合わせ込み終了後、ホストへH00を送信																												
フラッシュメモリー消去	ブートプログラム消去エラー HAA受信	HFF HAA	フラッシュメモリのデータをチェックし、書き込まれている場合は全ブロックを消去してホストへHAAを送信。 (消去できなかった場合はHFFを送信して、動作を停止)																												
書き込み制御プログラムの転送	転送する書き込み制御プログラムのバイト数 (N) を上位バイト、下位バイトの順に2バイト送信 書き込み制御プログラムを1バイト毎に送信 (N回繰り返し)	上位バイト、下位バイト エコーバック HXX エコーバック	受信した2バイトデータをホストへエコーバック 受信したデータをホストへエコーバックするとともにRAMへ転送 (N回繰り返し)																												
	HAA受信	HAA	H55を受信したらホストへHAAを送信																												
			内蔵RAMに転送された書き込み制御プログラムへ分枝し実行を開始																												
7.4.1 プログラム / プログラムベリファイ	7-9	説明修正 7. ベリファイアドレスへのダミーライトは、下位2ビットがb'00のアドレスにHFFを1バイト書き込んでください。ベリファイデータはダミーライトを行った番地からワードもしくはロングワードで読み出せます。	4版																												
図 7.3 プログラム / プログラムベリファイフロー	7-10	書き込み/バリス印加サブルーチン 	4版																												
		【注】 * 下記 (1)、(2) の処理の間は、RTS命令を使用しないでください。 (1) 128バイトデータをフラッシュメモリーにライトした後、Pビットをクリアするまでの間 (2) ベリファイアドレスにHFFをダミーライトした後、ベリファイデータをリードするまでの間																													

項目	ページ	修正箇所	改訂
7.4.3 フラッシュメモリの書き込み / 消去時の割り込み 図 7.4 イレース/イレースペリファイフロ	7-13	<p>【注】* ペリファイドレスにHFFをダミーライトした後、ペリファイデータをリードするまでの間はRTS命令を使用しないでください。</p>	4 版
7.6 ライタモード	7-15	<p>下記の項削除</p> <p>7.6.1 ソケットアダプタ</p> <p>7.6.2 ライタモードのコマンド</p> <p>7.6.3 メモリ読み出し</p> <p>7.6.4 自動書き込み</p> <p>7.6.5 自動消去</p> <p>7.6.6 ステータス読み出し</p> <p>7.6.7 ステータスポーリング</p> <p>7.6.8 ライタモードへの遷移時間</p> <p>7.6.9 ライタモード使用時の注意事項</p>	4 版
7.7 フラッシュメモリの低消費電力動作	7-15	<p>ビット名修正</p> <p>サブアクティブモードではFLPWCRのPDWWDビットによりフラッシュメモリを低消費電力動作に設定することができます。</p>	4 版
	7-15	<p>SYSCR SYSCR1</p>	3 版
	7-15	<p>説明修正</p> <p>・低消費電力動作状態</p> <p>フラッシュメモリの電源回路の一部を停止させることができます。これにより、フラッシュメモリを低消費電力で読み出すことができます。</p>	4 版
	7-15	<p>説明修正</p> <p>フラッシュメモリが低消費電力動作状態またはスタンバイ状態から通常動作状態へ復帰する時は、停止した電源回路の動作安定化時間が必要となります。</p>	4 版
8. RAM	8-1	一覧表追加	4 版
9. I/O ポート	9-1	説明変更	3 版
9.3 ポート 5	9-9	<p>説明修正</p> <p>ポート 5 は I²C バスインタフェース入出力端子、A/D トリガ入力端子、ウェイクアップ割り込み入力端子と兼用の入出力ポートです。ポート 5 の各端子は図 9.3 に示す構成になっています。P57/SCL、P56/SDA 端子の機能は I²C バスインタフェースのレジスタの設定が優先されず、P56、P57 の出力バッファは NMOS プッシュプル構造になっていますので、CMOS 構造の出力バッファとは High レベル出力特性が違います (「第 20 章 電気的特性」を参照してください)。なお、H8/3664N には、P57 と P56 はありません。</p>	4 版
	9-9	<p>説明追加</p> <p>なお、H8/3664N には P57 と P56 はありません。</p>	3 版

項目	ページ	修正箇所	改訂																				
9.3 ポート5 図 9.3 ポート5の端子構成	9-9	<div style="display: flex; justify-content: space-around;"> <div style="text-align: center;"> <p>H8/3664</p> </div> <div style="text-align: center; background-color: #e0e0e0;"> <p>H8/3664N</p> </div> </div>	3版																				
9.3.1 ポートモードレジスタ5 (PMR5)	9-9	ビット5 WKP5 説明修正 P55/WKP5/ADTRG 端子の機能を選択します。	3版																				
ポートコントロールレジスタ5 (PCR5)	9-10	ビット7 PCR55 PCR57 ビット6 PCR55 PCR56	2版																				
	9-10	注記追加	3版																				
9.3.3 ポートデータレジスタ5 (PDR5)	9-10	注記追加	3版																				
タイムコンスタントレジスタA、B (TCORA、TCORB)	11-3	初期値追加 TCORA、TCORBの初期値はH'FFです。	4版																				
タイムコントロールレジスタV1 (TCRV1)	11-6	ビット2 TRGE 説明追加 TVGE1、VEGE0で選択されたエッジの入力により、TCNTV カウントアップが開始します。	3版																				
12.3.2 タイマコントロールレジスタW (TCRW)	12-6	修正 TCRWはTCNTのカウントクロックの選択、カウンタのクリア条件やタイマの出力レベルの設定を選択します。 <table border="1" style="margin: 10px auto; border-collapse: collapse;"> <tr> <td style="text-align: center;">3</td> <td style="text-align: center;">TOD</td> <td style="text-align: center;">0</td> <td style="text-align: center;">R/W</td> <td>タイマ出力レベルセットD 0: 出力値 0* 1: 出力値 1*</td> </tr> <tr> <td style="text-align: center;">2</td> <td style="text-align: center;">TOC</td> <td style="text-align: center;">0</td> <td style="text-align: center;">R/W</td> <td>タイマ出力レベルセットC 0: 出力値 0* 1: 出力値 1*</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">TOB</td> <td style="text-align: center;">0</td> <td style="text-align: center;">R/W</td> <td>タイマ出力レベルセットB 0: 出力値 0* 1: 出力値 1*</td> </tr> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">TOA</td> <td style="text-align: center;">0</td> <td style="text-align: center;">R/W</td> <td>タイマ出力レベルセットA 0: 出力値 0* 1: 出力値 1*</td> </tr> </table> 【注】* 出力値は変更した時点で反映されます。	3	TOD	0	R/W	タイマ出力レベルセットD 0: 出力値 0* 1: 出力値 1*	2	TOC	0	R/W	タイマ出力レベルセットC 0: 出力値 0* 1: 出力値 1*	1	TOB	0	R/W	タイマ出力レベルセットB 0: 出力値 0* 1: 出力値 1*	0	TOA	0	R/W	タイマ出力レベルセットA 0: 出力値 0* 1: 出力値 1*	4版
3	TOD	0	R/W	タイマ出力レベルセットD 0: 出力値 0* 1: 出力値 1*																			
2	TOC	0	R/W	タイマ出力レベルセットC 0: 出力値 0* 1: 出力値 1*																			
1	TOB	0	R/W	タイマ出力レベルセットB 0: 出力値 0* 1: 出力値 1*																			
0	TOA	0	R/W	タイマ出力レベルセットA 0: 出力値 0* 1: 出力値 1*																			
12.3.5 タイマI/Oコントロールレジスタ0 (TIOR0)	12-9	ビット5、4 IOB1、IOB0 説明修正 IOB2=1のとき 01: FTIOB 端子の立ち下がりエッジでGRBヘインブットキャプチャ ビット1、0 IOA1、IOA0 説明修正 IOA2=1のとき 01: FTIOA 端子の立ち下がりエッジでGRAヘインブットキャプチャ	2版																				
12.3.6 タイマI/Oコントロールレジスタ1 (TIOR1)	12-10	ビット5、4 IOD1、IOD0 説明修正 IOD2=1のとき 01: FTIOD 端子の立ち下がりエッジでGRDヘインブットキャプチャ ビット1、0 IOC1、IOC0 説明修正 IOC2=1のとき 01: FTIOC 端子の立ち下がりエッジでGRCヘインブットキャプチャ	2版																				


項目	ページ	修正箇所	改訂										
12.4.1 通常動作 図 12.6 トグル出力の動作例 (TOA=0、TOB=1 の場合)	12-14		4 版										
13.2.1 タイマコントロール/ステータスレジスタ WD (TCSRWD)	13-2	<p>説明修正</p> <p>TCSRWD は TCSRWD 自身と TCWD の書き込み制御を行うレジスタです。また、ウォッチドッグタイマの動作制御と動作状態を示す機能も持っています。本レジスタの書き換えは MOV 命令で行ってください。ビット操作命令では設定値の変更ができません。</p> <table border="1"> <thead> <tr> <th>ビット</th> <th>R/W</th> </tr> </thead> <tbody> <tr> <td>7</td> <td>R/W</td> </tr> <tr> <td>5</td> <td>R/W</td> </tr> <tr> <td>3</td> <td>R/W</td> </tr> <tr> <td>1</td> <td>R/W</td> </tr> </tbody> </table>	ビット	R/W	7	R/W	5	R/W	3	R/W	1	R/W	4 版
ビット	R/W												
7	R/W												
5	R/W												
3	R/W												
1	R/W												
14.3.4 トランスミットデータレジスタ (TDR)	14-3	<p>初期値追加</p> <p>TDR の初期値は H'FF です。</p>	4 版										
14.3.6 シリアルコントロールレジスタ 3 (SCR3)	14-5	<p>ビット 2 TEIE の説明修正</p> <p>このビットを 1 にセットすると TEI 割込み要求がイネーブルになります。</p>	2 版										
14.3.7 シリアルステータスレジスタ (SSR)	14-7	<p>ビット 2 TEND の初期値修正</p> <p>0 1</p>	4 版										
14.3.8 ビットレートレジスタ (BRR)	14-7	<p>記号説明修正</p> <p>n : SMR の CKS1、CKS0 の設定値 (0 ≤ n ≤ 3)</p>	2 版										
14.4.2 SCI3 の初期化 図 14.4 SCI3 を初期化するときのフローチャートの例	14-13	PMR7 PMR1	3 版										
14.4.3 データ送信 図 14.6 データ送信のフローチャートの例	14-15	PMR7 PMR1	3 版										
14.4.4 データ受信 図 14.8 データ受信のフローチャートの例	14-18	<p>説明修正</p> <p>また、フレミングエラー時に RXD 端子の値をリードすることでブレークの検出ができます。</p>	3 版										
14.7 割込み要求 表 14.6 SCI3 の割込み要求	14-29	<table border="1"> <thead> <tr> <th>割込み要求</th> <th>略称</th> </tr> </thead> <tbody> <tr> <td>受信データフル</td> <td>RXI</td> </tr> <tr> <td>送信データエンプティ</td> <td>TXI</td> </tr> <tr> <td>送信終了</td> <td>TEI</td> </tr> <tr> <td>受信エラー</td> <td>ERI</td> </tr> </tbody> </table>	割込み要求	略称	受信データフル	RXI	送信データエンプティ	TXI	送信終了	TEI	受信エラー	ERI	2 版
割込み要求	略称												
受信データフル	RXI												
送信データエンプティ	TXI												
送信終了	TEI												
受信エラー	ERI												
15.3.2 スレーブアドレスレジスタ (SAR)	15-5	<p>ビット 0 FS 説明修正</p> <p>SARX の FSX との組み合わせで転送フォーマットを選択します。</p>	2 版										

項目	ページ	修正箇所	改訂
15.3.4 I ² C バスモードレジスタ (ICMR) 表 15.3 転送レート	15-7	517kHz 571kHz	3 版
15.3.5 I ² C バスコントロールレジスタ (ICCR)	15-8	ビット 7 ICE 説明修正 このビットを 1 にセットすると I ² C バスインタフェースモジュールは送受信可能となり、SCL、SDA 端子と接続されてバスを駆動できる状態になります。また、ICMR、ICDR がアクセス可能となります。 このビットがクリアされた状態ではモジュールは停止状態となり、SCL、SDA 端子から切り離されます。SAR、SARX がアクセス可能となります。	2 版
	15-8	ビット 6 IEIC 記号説明修正 IRRC IRIC	3 版
	15-9	ビット 1 IRIC 説明追加 送受信クロックの 9 クロック目の立ち上がりとき、およびウェイト挿入時の送受信クロックの 8 クロック目の立ち下がりとき	3 版
15.4.2 マスタ送信動作	15-14 ~ 15-15	説明変更	2 版
15.4.3 マスタ受信動作	15-16 ~ 15-18	説明変更	2 版
15.4.4 スレーブ受信動作	15-19	R/W R/ \bar{W}	3 版
15.4.5 スレーブ送信動作	15-21	R/W R/ \bar{W}	3 版
15.4.9 使用例			2 版
図 15.13 マスタ送信モード のフローチャート例	15-25	変更	
図 15.14 マスタ受信モード のフローチャート例	15-26	変更	
15.5 使用上の注意事項	15-31 ~ 15-32	8. 再送開始条件発行時の注意 追加	2 版
16.3.3 A/D コントロールレジスタ (ADCR)	16-5	ビット 7 TRGE 説明追加 外部トリガ端子 (ADTRG) の立ち上がり、立ち下がりエッジ選択は割り込みエッジセレクトレジスタ 2 (IEGR2) の WPEG5 の設定に従います。	2 版
17. EEPROM	17-1 ~ 17-9	追加	3 版
18.1 内部電源降圧回路を使用する場合	18-1	説明修正 図 18.1 のように、V _{CC} 端子に外部電源を接続し、V _{CL} と V _{SS} 間に約 0.1 μ F の容量を接続してください。	4 版
18.2 内部電源降圧回路を使用しない場合	18-1	説明修正 図 18.2 のように、V _{CL} と V _{CC} 端子に外部電源を接続してください。	4 版
19.1 レジスタアドレス一覧	19-4	EEPROM キーレジスタ (EKR) 追加	3 版

項目	ページ	修正箇所	改訂																																																									
19.2 レジスタビット一覧	19-6	<table border="1"> <thead> <tr> <th>レジスタ 略称</th> <th>ビット7</th> <th>ビット6</th> <th>ビット5</th> <th>ビット4</th> <th>ビット3</th> <th>ビット2</th> <th>ビット1</th> <th>ビット0</th> <th>モジュール</th> </tr> </thead> <tbody> <tr> <td>SARX</td> <td>SVAX6</td> <td>SVAX5</td> <td>SVAX4</td> <td>SVAX3</td> <td>SVAX2</td> <td>SVAX1</td> <td>SVAX0</td> <td>FSX</td> <td rowspan="3">IIC</td> </tr> <tr> <td>ICMR</td> <td>MLS</td> <td>WAIT</td> <td>CKS2</td> <td>CKS1</td> <td>CKS0</td> <td>BC2</td> <td>BC1</td> <td>BC0</td> </tr> <tr> <td>SAR</td> <td>SVA6</td> <td>SVA5</td> <td>SVA4</td> <td>SVA3</td> <td>SVA2</td> <td>SVA1</td> <td>SVA0</td> <td>FS</td> </tr> </tbody> </table>	レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール	SARX	SVAX6	SVAX5	SVAX4	SVAX3	SVAX2	SVAX1	SVAX0	FSX	IIC	ICMR	MLS	WAIT	CKS2	CKS1	CKS0	BC2	BC1	BC0	SAR	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS	3版																			
	レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール																																																		
SARX	SVAX6	SVAX5	SVAX4	SVAX3	SVAX2	SVAX1	SVAX0	FSX	IIC																																																			
ICMR	MLS	WAIT	CKS2	CKS1	CKS0	BC2	BC1	BC0																																																				
SAR	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS																																																				
	19-6	<table border="1"> <thead> <tr> <th>レジスタ 略称</th> <th>ビット7</th> <th>ビット6</th> <th>ビット5</th> <th>ビット4</th> <th>ビット3</th> <th>ビット2</th> <th>ビット1</th> <th>ビット0</th> <th>モジュール</th> </tr> </thead> <tbody> <tr> <td>ABRKSr</td> <td>ABIF</td> <td>ABIE</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>アドレス ブレーク</td> </tr> </tbody> </table>	レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール	ABRKSr	ABIF	ABIE							アドレス ブレーク	2版																																					
レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール																																																			
ABRKSr	ABIF	ABIE							アドレス ブレーク																																																			
20.2.1 電源電圧と動作範囲			2版																																																									
(1) 電源電圧と発振周波数の範囲	20-2	図中 AVcc=3.3~5.5V 追記																																																										
(2) 電源電圧と動作周波数の範囲	20-2	図中 AVcc=3.3~5.5V 追記																																																										
(3) アナログ電源電圧と A/D 変換器の 精度保証範囲	20-3	図中 Vcc=3.0~5.5V 追記																																																										
20.2.2 DC 特性	20-7	<table border="1"> <thead> <tr> <th>入力容量</th> <th>C_N</th> <th>電源端子を除く 全入力端子</th> <th>f=1MHz, V_N=0.0V, Ta=25</th> <th>-</th> <th>-</th> <th>15.0</th> <th>pF</th> <th>H8/3664N</th> </tr> </thead> <tbody> <tr> <td></td> <td></td> <td>SDA, SCL</td> <td></td> <td>-</td> <td>-</td> <td>25.0</td> <td></td> <td></td> </tr> </tbody> </table>	入力容量	C _N	電源端子を除く 全入力端子	f=1MHz, V _N =0.0V, Ta=25	-	-	15.0	pF	H8/3664N			SDA, SCL		-	-	25.0			3版																																							
入力容量	C _N	電源端子を除く 全入力端子	f=1MHz, V _N =0.0V, Ta=25	-	-	15.0	pF	H8/3664N																																																				
		SDA, SCL		-	-	25.0																																																						
表 20.2 DC 特性 (1)																																																												
表 20.2 DC 特性 (2)	20-9	追加	3版																																																									
表 20.2 DC 特性 (3)	20-10	<table border="1"> <thead> <tr> <th rowspan="2">項目</th> <th rowspan="2">記号</th> <th rowspan="2">適用端子</th> <th rowspan="2">測定条件</th> <th colspan="3">規格値</th> <th rowspan="2">単位</th> </tr> <tr> <th>Min</th> <th>Typ</th> <th>Max</th> </tr> </thead> <tbody> <tr> <td rowspan="5">出力 Low レベル 許容電流 (1 端子あたり)</td> <td rowspan="5">IOL</td> <td>ポート 8、SCL、SDA 以外 の出力端子</td> <td rowspan="5">Vcc=4.0~ 5.5V</td> <td>-</td> <td>-</td> <td>2.0</td> <td rowspan="2">mA</td> </tr> <tr> <td>ポート 8</td> <td>-</td> <td>-</td> <td>20.0</td> </tr> <tr> <td>ポート 8、SCL、SDA 以外 の出力端子</td> <td>-</td> <td>-</td> <td>0.5</td> <td rowspan="3">mA</td> </tr> <tr> <td>ポート 8</td> <td>-</td> <td>-</td> <td>10.0</td> </tr> <tr> <td>SCL、SDA</td> <td>-</td> <td>-</td> <td>6.0</td> </tr> <tr> <td rowspan="4">出力 Low レベル 許容電流 (総和)</td> <td rowspan="4">IOL</td> <td>ポート 8、SCL、SDA 以外 の出力端子</td> <td rowspan="4">Vcc=4.0~ 5.5V</td> <td>-</td> <td>-</td> <td>40.0</td> <td rowspan="2">mA</td> </tr> <tr> <td>ポート 8、SCL、SDA</td> <td>-</td> <td>-</td> <td>80.0</td> </tr> <tr> <td>ポート 8、SCL、SDA 以外 の出力端子</td> <td>-</td> <td>-</td> <td>20.0</td> <td rowspan="2">mA</td> </tr> <tr> <td>ポート 8、SCL、SDA</td> <td>-</td> <td>-</td> <td>40.0</td> </tr> </tbody> </table>	項目	記号	適用端子	測定条件	規格値			単位	Min	Typ	Max	出力 Low レベル 許容電流 (1 端子あたり)	IOL	ポート 8、SCL、SDA 以外 の出力端子	Vcc=4.0~ 5.5V	-	-	2.0	mA	ポート 8	-	-	20.0	ポート 8、SCL、SDA 以外 の出力端子	-	-	0.5	mA	ポート 8	-	-	10.0	SCL、SDA	-	-	6.0	出力 Low レベル 許容電流 (総和)	IOL	ポート 8、SCL、SDA 以外 の出力端子	Vcc=4.0~ 5.5V	-	-	40.0	mA	ポート 8、SCL、SDA	-	-	80.0	ポート 8、SCL、SDA 以外 の出力端子	-	-	20.0	mA	ポート 8、SCL、SDA	-	-	40.0	2版
項目	記号	適用端子					測定条件	規格値			単位																																																	
			Min	Typ	Max																																																							
出力 Low レベル 許容電流 (1 端子あたり)	IOL	ポート 8、SCL、SDA 以外 の出力端子	Vcc=4.0~ 5.5V	-	-	2.0	mA																																																					
		ポート 8		-	-	20.0																																																						
		ポート 8、SCL、SDA 以外 の出力端子		-	-	0.5	mA																																																					
		ポート 8		-	-	10.0																																																						
		SCL、SDA		-	-	6.0																																																						
出力 Low レベル 許容電流 (総和)	IOL	ポート 8、SCL、SDA 以外 の出力端子	Vcc=4.0~ 5.5V	-	-	40.0	mA																																																					
		ポート 8、SCL、SDA		-	-	80.0																																																						
		ポート 8、SCL、SDA 以外 の出力端子		-	-	20.0	mA																																																					
		ポート 8、SCL、SDA		-	-	40.0																																																						

項目	ページ	修正箇所							改訂																					
20.2.3 AC 特性 表 20.3 AC 特性	20-11	<table border="1"> <thead> <tr> <th rowspan="2">項目</th> <th rowspan="2">記号</th> <th rowspan="2">適用端子</th> <th rowspan="2">測定条件</th> <th colspan="3">規格値</th> <th rowspan="2">単位</th> </tr> <tr> <th>Min</th> <th>Typ</th> <th>Max</th> </tr> </thead> <tbody> <tr> <td>発振安定時間 (セラミック発振子)</td> <td>t_c</td> <td>OSC1、OSC2</td> <td></td> <td>-</td> <td>-</td> <td>5.0</td> <td>ms</td> </tr> </tbody> </table>							項目	記号	適用端子	測定条件	規格値			単位	Min	Typ	Max	発振安定時間 (セラミック発振子)	t_c	OSC1、OSC2		-	-	5.0	ms	2 版		
項目	記号	適用端子	測定条件	規格値			単位																							
				Min	Typ	Max																								
発振安定時間 (セラミック発振子)	t_c	OSC1、OSC2		-	-	5.0	ms																							
20.2.3 AC 特性 表 20.3 AC 特性	20-12	<table border="1"> <thead> <tr> <th>項目</th> <th>記号</th> <th>適用端子</th> </tr> </thead> <tbody> <tr> <td>入力端子 High レベル幅</td> <td>t_{IH}</td> <td>NMI IRQ0 ~ IRQ3 WKP0 ~ WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD</td> </tr> <tr> <td>入力端子 Low レベル幅</td> <td>t_{IL}</td> <td>NMI IRQ0 ~ IRQ3 WKP0 ~ WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD</td> </tr> </tbody> </table>							項目	記号	適用端子	入力端子 High レベル幅	t_{IH}	NMI IRQ0 ~ IRQ3 WKP0 ~ WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD	入力端子 Low レベル幅	t_{IL}	NMI IRQ0 ~ IRQ3 WKP0 ~ WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD	4 版												
項目	記号	適用端子																												
入力端子 High レベル幅	t_{IH}	NMI IRQ0 ~ IRQ3 WKP0 ~ WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD																												
入力端子 Low レベル幅	t_{IL}	NMI IRQ0 ~ IRQ3 WKP0 ~ WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD																												
表 20.4 I ² C バスインタフェースタイミング	20-13	<table border="1"> <tbody> <tr> <td>データ入力セットアップ 時間</td> <td>tSDAS</td> <td></td> <td>1t_{cy}+20</td> <td>-</td> <td>-</td> <td>ns</td> <td></td> </tr> <tr> <td>データ入力ホールド時間</td> <td>tSDAH</td> <td></td> <td>0</td> <td>-</td> <td>-</td> <td>ns</td> <td></td> </tr> </tbody> </table>							データ入力セットアップ 時間	tSDAS		1t _{cy} +20	-	-	ns		データ入力ホールド時間	tSDAH		0	-	-	ns		3 版					
データ入力セットアップ 時間	tSDAS		1t _{cy} +20	-	-	ns																								
データ入力ホールド時間	tSDAH		0	-	-	ns																								
20.2.4 A/D 変換特性 表 20.6 A/D 変換器特性	20-15	<table border="1"> <thead> <tr> <th rowspan="2">項目</th> <th rowspan="2">記号</th> <th rowspan="2">適用端子</th> <th rowspan="2">測定条件</th> <th colspan="3">規格値</th> <th rowspan="2">単位</th> <th rowspan="2">備考</th> </tr> <tr> <th>Min</th> <th>Typ</th> <th>Max</th> </tr> </thead> <tbody> <tr> <td>アナログ電源電圧</td> <td>AVCC</td> <td>AVCC</td> <td></td> <td>3.3</td> <td>VCC</td> <td>5.5</td> <td>V</td> <td>*1</td> </tr> </tbody> </table>							項目	記号	適用端子	測定条件	規格値			単位	備考	Min	Typ	Max	アナログ電源電圧	AVCC	AVCC		3.3	VCC	5.5	V	*1	2 版
項目	記号	適用端子	測定条件	規格値			単位	備考																						
				Min	Typ	Max																								
アナログ電源電圧	AVCC	AVCC		3.3	VCC	5.5	V	*1																						
20.2.5 ウォッチドッグタイマ特性 表 20.7 ウォッチドックタイマ特性	20-16	内部発振器オーバフロー時間の単位 ms s							2 版																					
20.2.6 フラッシュメモリ特性 表 20.8 フラッシュメモリ特性	20-17	<table border="1"> <thead> <tr> <th rowspan="2">項目</th> <th rowspan="2">記号</th> <th rowspan="2">測定条件</th> <th colspan="3">規格値</th> <th rowspan="2">単位</th> </tr> <tr> <th>Min</th> <th>Typ</th> <th>Max</th> </tr> </thead> <tbody> <tr> <td>書き換え回数</td> <td>NWEC</td> <td></td> <td>-</td> <td>-</td> <td>1000</td> <td>回</td> </tr> </tbody> </table>							項目	記号	測定条件	規格値			単位	Min	Typ	Max	書き換え回数	NWEC		-	-	1000	回	4 版				
項目	記号	測定条件	規格値			単位																								
			Min	Typ	Max																									
書き換え回数	NWEC		-	-	1000	回																								
20.2.7 EEPROM 特性【暫定仕様】 表 20.9 EEPROM 特性	20-18	追加							3 版																					
20.3 電気的特性 (マスク ROM 版)	20-19 ~ 20-33	追加							2 版																					

項目	ページ	修正箇所	改訂																					
20.3.1 電源電圧と動作範囲 (1) 電源電圧と発振周波数の範囲 (2) 電源電圧と動作周波数の範囲 (3) アナログ電源電圧と A/D 変換器の精度保証範囲	20-19 20-19 20-20	図中 AVcc=3.0~5.5V 追記 図中 AVcc=3.0~5.5V 追記 図中 Vcc=2.7~5.5V 追記	2 版																					
20.3.3 AC 特性 表 20.11 AC 特性	20-29	<table border="1"> <thead> <tr> <th>項目</th> <th>記号</th> <th>適用端子</th> </tr> </thead> <tbody> <tr> <td>入力端子 High レベル幅</td> <td>t_{IH}</td> <td>NMI IRQ0 - IRQ3 WKP0 - WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD</td> </tr> <tr> <td>入力端子 Low レベル幅</td> <td>t_{IL}</td> <td>NMI IRQ0 - IRQ3 WKP0 - WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD</td> </tr> </tbody> </table>	項目	記号	適用端子	入力端子 High レベル幅	t _{IH}	NMI IRQ0 - IRQ3 WKP0 - WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD	入力端子 Low レベル幅	t _{IL}	NMI IRQ0 - IRQ3 WKP0 - WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD	4 版												
項目	記号	適用端子																						
入力端子 High レベル幅	t _{IH}	NMI IRQ0 - IRQ3 WKP0 - WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD																						
入力端子 Low レベル幅	t _{IL}	NMI IRQ0 - IRQ3 WKP0 - WKP5 TMCIV、TMRIV TRGV、ADTRG FTCI、FTIOA FTIOB、FTIOC FTIOD																						
表 20.12 I ² C バスインタフェースタイミング	20-30	<table border="1"> <tbody> <tr> <td>データ入力セットアップ時間</td> <td>tSDAS</td> <td></td> <td>1t_{cy}+20</td> <td>-</td> <td>-</td> <td>ns</td> <td></td> </tr> <tr> <td>データ入力ホールド時間</td> <td>tSDAH</td> <td></td> <td>0</td> <td>-</td> <td>-</td> <td>ns</td> <td></td> </tr> </tbody> </table>	データ入力セットアップ時間	tSDAS		1t _{cy} +20	-	-	ns		データ入力ホールド時間	tSDAH		0	-	-	ns		3 版					
データ入力セットアップ時間	tSDAS		1t _{cy} +20	-	-	ns																		
データ入力ホールド時間	tSDAH		0	-	-	ns																		
20.3.4 A/D 変換特性 表 20.14 A/D 変換器特性	20-32	<table border="1"> <thead> <tr> <th rowspan="2">項目</th> <th rowspan="2">記号</th> <th rowspan="2">適用端子</th> <th rowspan="2">測定条件</th> <th colspan="3">規格値</th> <th rowspan="2">単位</th> <th rowspan="2">備考</th> </tr> <tr> <th>Min</th> <th>Typ</th> <th>Max</th> </tr> </thead> <tbody> <tr> <td>アナログ電源電圧</td> <td>AVcc</td> <td>AVcc</td> <td></td> <td>3.3</td> <td>Vcc</td> <td>5.5</td> <td>V</td> <td>*1</td> </tr> </tbody> </table>	項目	記号	適用端子	測定条件	規格値			単位	備考	Min	Typ	Max	アナログ電源電圧	AVcc	AVcc		3.3	Vcc	5.5	V	*1	2 版
項目	記号	適用端子					測定条件	規格値				単位	備考											
			Min	Typ	Max																			
アナログ電源電圧	AVcc	AVcc		3.3	Vcc	5.5	V	*1																
20.4 タイミング図 図 20.4 I ² C バスインタフェース入出力タイミング 図 20.7 EEPROM バスタイミング	20-34 20-35	t _{off} 削除 追加	2 版 3 版																					
A.1 命令一覧 表 A.1 命令セット一覧(6)分岐命令	付録-13	<table border="1"> <thead> <tr> <th colspan="2">ニーモニック</th> <th>サイズ</th> <th>オペレーション</th> </tr> </thead> <tbody> <tr> <td rowspan="3">JSR</td> <td>JSR @ERn</td> <td></td> <td>PC @-SP, PC ERn</td> </tr> <tr> <td>JSR @aa:24</td> <td></td> <td>PC @-SP, PC aa:24</td> </tr> <tr> <td>JSR @@aa:8</td> <td></td> <td>PC @-SP, PC @aa:8</td> </tr> </tbody> </table>	ニーモニック		サイズ	オペレーション	JSR	JSR @ERn		PC @-SP, PC ERn	JSR @aa:24		PC @-SP, PC aa:24	JSR @@aa:8		PC @-SP, PC @aa:8	2 版							
ニーモニック		サイズ	オペレーション																					
JSR	JSR @ERn		PC @-SP, PC ERn																					
	JSR @aa:24		PC @-SP, PC aa:24																					
	JSR @@aa:8		PC @-SP, PC @aa:8																					
A.3 命令実行ステート数	付録-19 ~27	追加	2 版																					

項目	ページ	修正箇所	改訂
B.1 I/O ポートブロック図 図 B.10 ポート 5 ブロック図 (P54、P53、P52、P51、P50)	付録-34	内部データベース  <p>The diagram illustrates the internal database logic for Port 5. It features a vertical bus labeled '内部データベース' (Internal Database) on the left. Four registers, PUCR, PMR, PDR, and PCR, are connected to this bus. The outputs of PUCR and PMR are connected to an AND gate, which produces the RES signal. The outputs of PMR and PDR are connected to another AND gate, which produces the SBY signal. The outputs of PDR and PCR are connected to an inverter, which produces the WKP signal. Additionally, there are two more inverters connected to the bus, and a NAND gate at the bottom that takes inputs from the bus and the WKP signal.</p>	3 版
E. 積層構造断面図	付録-45	追加	3 版

索引

A/D 変換器.....	16-1	レジスタ間接.....	2-20
サンプル&ホールド回路.....	16-6	レジスタ直接.....	2-20
スキャンモード.....	16-6	絶対アドレス.....	2-21
単一モード.....	16-6	ウォッチドッグタイマ.....	13-1
CPU.....	2-1	クロック発振器.....	5-1
EEPROM.....	17-1	サブクロック発振器.....	5-4
EEPROM インタフェース.....	17-3	システムクロック発振器.....	5-2
アクノリッジ.....	17-4	プリスケアラ S.....	5-5
アクノリッジポーリング.....	17-6	プリスケアラ W.....	5-5
カレントアドレスリード.....	17-7	コンディションコードレジスタ (CCR).....	2-7
シーケンシャルリード.....	17-8	シリアルコミュニケーションインタフェース 3 (SCI3).....	14-1
スレーブアドレス.....	17-4	オーバーランエラー.....	14-16
スレーブアドレス照合用レジスタ (ESAR).....	17-4	クロック同期式モード.....	14-19
バイトライト.....	17-5	パリティエラー.....	14-16
ページライト.....	17-6	ビットレート.....	14-7
ランダムアドレスリード.....	17-8	ブレーク.....	14-30
開始条件.....	17-4	フレーミングエラー.....	14-16
停止条件.....	17-4	マーク状態.....	14-30
H8/3664N 積層構造断面図.....	付録-45	マルチプロセッサ通信機能.....	14-25
I/O ポート.....	9-1	調歩同期式モード.....	14-12
ブロック図.....	付録-29	スタックポインタ (SP).....	2-6
1°C バスインタフェース.....	15-1	大電流ポート.....	1-1
1°C バスフォーマット.....	15-13	タイマ A.....	10-1
アクノリッジ.....	15-13	タイマ V.....	11-1
クロック同期式シリアルフォーマット.....	15-22	タイマ W.....	12-1
スレーブアドレス.....	15-13	PWM 動作.....	12-15
ゼネラルコールアドレス.....	15-11	パッケージ.....	1-2
開始条件.....	15-13	ピン配置図.....	1-4
停止条件.....	15-13	フラッシュメモリ.....	7-1
転送レート.....	15-7	イレース / イレースベリファイ.....	7-12
アドレスブレーク.....	4-1	エラープロテクト.....	7-14
アドレッシングモード.....	2-20	オンボードプログラミング.....	7-5
イミディエイト.....	2-22	ソフトウェアプロテクト.....	7-14
ディスプレースメント付きレジスタ間接.....	2-21	ハードウェアプロテクト.....	7-14
プリデクリメントレジスタ間接.....	2-21	ブートプログラム.....	7-5
プログラムカウンタ相対.....	2-22	ブートモード.....	7-6
ポストインクリメントレジスタ間接.....	2-21	プログラム / プログラムベリファイ.....	7-9
メモリ間接.....	2-22	ライタモード.....	7-15

書き込みの単位.....	7-2	PCR8	9-16, 19-4, 19-7, 19-10
消去ブロック	7-2	PDR1	9-3, 19-3, 19-7, 19-10
低消費電力動作.....	7-15	PDR2	9-7, 19-3, 19-7, 19-10
プログラムカウンタ (PC)	2-6	PDR5	9-10, 19-3, 19-7, 19-10
ベクタアドレス.....	3-2	PDR7	9-15, 19-3, 19-7, 19-10
メモリマップ.....	2-2	PDR8	9-17, 19-3, 19-7, 19-10
レジスタ		PDRB.....	9-20, 19-3, 19-7, 19-10
ABRKCR	4-2, 19-3, 19-6, 19-9	PMR1	9-2, 19-3, 19-7, 19-10
ABRKSR	4-3, 19-3, 19-6, 19-9	PMR5.....	9-9, 19-4, 19-7, 19-10
ADCR.....	16-5, 19-3, 19-6, 19-9	PUCR1.....	9-4, 19-3, 19-7, 19-10
ADCSR	16-4, 19-3, 19-6, 19-9	PUCR5.....	9-11, 19-3, 19-7, 19-10
ADDRA	16-3, 19-3, 19-6, 19-9	RDR	14-3, 19-3, 19-6, 19-9
ADDRB	16-3, 19-3, 19-6, 19-9	RSR	14-3
ADDRC	16-3, 19-3, 19-6, 19-9	SAR	15-5, 19-3, 19-6, 19-9
ADDRD	16-3, 19-3, 19-6, 19-9	SARX.....	15-5, 19-3, 19-6, 19-9
BARH	4-3, 19-3, 19-6, 19-9	SCR3	14-5, 19-2, 19-6, 19-9
BARL.....	4-3, 19-3, 19-6, 19-9	SMR.....	14-4, 19-2, 19-6, 19-9
BDRH.....	4-3, 19-3, 19-6, 19-9	SSR	14-6, 19-3, 19-6, 19-9
BDRL.....	4-3, 19-3, 19-6, 19-9	SYSCR1	6-2, 19-4, 19-7, 19-10
BRR.....	14-7, 19-2, 19-6, 19-9	SYSCR2	6-3, 19-4, 19-7, 19-10
EBR1.....	7-4, 19-2, 19-5, 19-8	TCA.....	10-4, 19-2, 19-5, 19-8
EKR.....	17-3, 19-4, 19-7, 19-10	TCNT	12-11, 19-2, 19-5, 19-8
FENR	7-5, 19-2, 19-5, 19-8	TCNTV.....	11-3, 19-2, 19-5, 19-8
FLMCR1.....	7-3, 19-2, 19-5, 19-8	TCORA	11-3, 19-2, 19-5, 19-8
FLMCR2.....	7-4, 19-2, 19-5, 19-8	TCORB	11-3, 19-2, 19-5, 19-8
FLPWCR	7-4, 19-2, 19-5, 19-8	TCRV0.....	11-4, 19-2, 19-5, 19-8
GRA	12-11, 19-2, 19-5, 19-8	TCRV1	11-6, 19-2, 19-5, 19-8
GRB	12-11, 19-2, 19-5, 19-8	TCRW	12-6, 19-2, 19-5, 19-8
GRC	12-11, 19-2, 19-5, 19-8	TCSRV.....	11-5, 19-2, 19-5, 19-8
GRD	12-11, 19-2, 19-5, 19-8	TCSRWD.....	13-2, 19-3, 19-6, 19-9
ICCR	15-8, 19-3, 19-6, 19-9	TCWD	13-3, 19-3, 19-6, 19-9
ICDR	15-4, 19-3, 19-6, 19-9	TDR.....	14-3, 19-2, 19-6, 19-9
ICMR	15-6, 19-3, 19-6, 19-9	TIERW	12-7, 19-2, 19-5, 19-8
ICSR.....	15-10, 19-3, 19-6, 19-9	TIOR0	12-9, 19-2, 19-5, 19-8
IEGR1	3-3, 19-4, 19-7, 19-10	TIOR1	12-10, 19-2, 19-5, 19-8
IEGR2	3-4, 19-4, 19-7, 19-10	TMA	10-3, 19-2, 19-5, 19-8
IENR1.....	3-5, 19-4, 19-7, 19-10	TMRW.....	12-5, 19-2, 19-5, 19-8
IRR1.....	3-6, 19-4, 19-7, 19-10	TMWD.....	13-3, 19-3, 19-6, 19-9
IWPR.....	3-7, 19-4, 19-7, 19-10	TSCR	15-12, 19-4, 19-7, 19-10
MSTCR1	6-4, 19-4, 19-7, 19-10	TSR.....	14-3
PCR1.....	9-3, 19-4, 19-7, 19-10	TSRW	12-7, 19-2, 19-5, 19-8
PCR2.....	9-6, 19-4, 19-7, 19-10		
PCR5.....	9-10, 19-4, 19-7, 19-10		
PCR7.....	9-14, 19-4, 19-7, 19-10		

外形寸法図	付録-40	モジュールスタンバイ機能	6-9
割り込みマスクビット (1)	2-7	内部電源降圧回路	18-1
割り込み要求		汎用レジスタ	2-5
IRQ 割り込み要求	3-8	命令セット	2-11
NMI 割り込み要求	3-8	システム制御命令	2-18
WKP 割り込み要求	3-8	シフト命令	2-14
割り込み応答時間	3-11	データ転送命令	2-12
内部割り込み要求	3-10	ビット操作命令	2-15
型名一覧	付録-39	ブロック転送命令	2-18
実効アドレス	2-22	算術演算命令	2-13
低消費電力モード	6-1	分岐命令	2-17
サブアクティブモード	6-8	論理演算命令	2-14
サブスリープモード	6-7	例外処理	3-1
スタンバイモード	6-7	トラップ命令による例外処理	3-1
スリープモード	6-7	リセット例外処理	3-8

H8/3664シリーズ ハードウェアマニュアル

発行年月 2000年2月 第1版

2002年3月 第4版

発 行 株式会社 日立製作所

半導体グループビジネス企画本部

編 集 株式会社 日立小平セミコン

技術ドキュメントグループ

©株式会社 日立製作所 2000